新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 用FIFO實(shí)現(xiàn)DSP間的雙向并行異步通訊

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步通訊

作者: 時(shí)間:2010-09-13 來源:網(wǎng)絡(luò) 收藏

內(nèi)容摘要:介紹了利用CYPRESS公司的FIFO芯片CY7C419實(shí)現(xiàn)間雙向并行異步通訊的方法,該方法簡單實(shí)用,速度快,特別適用于小數(shù)據(jù)量的數(shù)據(jù)相互傳送。文中給出了CY7C419的引腳功能以及用FIFO實(shí)現(xiàn)間雙向并行異步通訊的硬件結(jié)構(gòu)和軟件流程。

本文引用地址:http://butianyuan.cn/article/151565.htm

  在多CPU的分布式信號(hào)處理系統(tǒng)中,往往涉及CPU間的通訊與數(shù)據(jù)交換,大數(shù)據(jù)量的數(shù)據(jù)傳輸一般采用DMA方式,而小數(shù)據(jù)量的數(shù)據(jù)交換采用并行接口則比較快速靈活。因此,對于傳輸速度要求較高的間的小數(shù)據(jù)量的數(shù)據(jù)交換及通訊來說,要提高DSP的工作效率,不僅要求并行接口的響應(yīng)快,而且必須采用異步方式以免相互等待。本文介紹了采用CYPRESS公司的FIFO芯片CY7C419來實(shí)現(xiàn)DSP間的雙向并行異步通訊接口。該方法不僅比用TTL鎖存器的方式速度快,而且譯碼邏輯簡單,另外,由于FIFO芯片有一定的深度(256個(gè)),因此,在少于256個(gè)數(shù)據(jù)傳輸時(shí),可實(shí)現(xiàn)零等待時(shí)間。

  1 FIFO芯片簡介

  全滿(FF)和全空(EF)標(biāo)志用以防止數(shù)據(jù)溢出或不足;

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步通訊

  擴(kuò)展輸入(XI)、擴(kuò)展輸出(X0)、首次裝載(FL):用以實(shí)現(xiàn)無限的寬度及深度擴(kuò)展,深度擴(kuò)展技術(shù)可使操縱控制信號(hào)從一個(gè)元件并行傳至另一個(gè)元件,因而消除了傳輸延遲的串行附加,其最高讀、寫速度可達(dá)50MHz,讀寫信號(hào)低電平有效;

  當(dāng)CY7C419獨(dú)立使用或多片實(shí)現(xiàn)寬度擴(kuò)展結(jié)構(gòu)時(shí),半空標(biāo)志(HF)輸出有效,在深度擴(kuò)展結(jié)構(gòu)中,該此腳輸出擴(kuò)展輸出信息(XO)并告知下一個(gè)FIFO;

  D0~D8為數(shù)據(jù)輸入,Q0~Q8為數(shù)據(jù)輸出。

  R、W及MR分別為讀、寫及復(fù)位信號(hào)的輸入端,它們均為低電平有效。


上一頁 1 2 3 下一頁

關(guān)鍵詞: DSP

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉