基于DSP和SOPC數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)

模塊化設(shè)計(jì)的主要優(yōu)點(diǎn)在于只要改變模塊中的狀態(tài)字就可以輕松地控制正弦波的頻率和相位，不用到程序里修改了，也不需要理解復(fù)雜難于掌握的硬件描述語言，真正做到模塊化并充分節(jié)省設(shè)計(jì)時(shí)間和設(shè)計(jì)周期。
電路模型設(shè)計(jì)完成后，可以利用Simulink環(huán)境的強(qiáng)大的圖形化仿真驗(yàn)證功能，直接進(jìn)行算法級(jí)模型仿真驗(yàn)證，結(jié)果如圖8所示。由于在Matlab的Simulink中，模型仿真屬于系統(tǒng)驗(yàn)證性質(zhì)的仿真，并不是RTL級(jí)仿真，與目標(biāo)器件和硬件系統(tǒng)沒有關(guān)系。因此采用Modelsim對(duì)設(shè)計(jì)電路進(jìn)行功能仿真。Modelsim是Mentor公司杰出的HDL仿真工具，以其強(qiáng)大的數(shù)字和模擬仿真功能而廣泛應(yīng)用，且仿真結(jié)果直觀、易懂，如圖9所示。
由圖8和圖9輸出波形結(jié)果可以看出，采用SOPC方案設(shè)計(jì)的正弦信號(hào)發(fā)生器產(chǎn)生的正弦波波形清晰、穩(wěn)定、相位變化比較連續(xù)，且輸出相位噪聲低。
2．3 系統(tǒng)硬件驗(yàn)證
通過SignaICompiler把設(shè)計(jì)模型文件轉(zhuǎn)成相應(yīng)的硬件描述語言VHDL設(shè)計(jì)文件。在QuartusⅡ集成環(huán)境中，對(duì)．vhd文件進(jìn)行編譯、時(shí)序仿真，對(duì)設(shè)計(jì)文件進(jìn)行仿真驗(yàn)證，確定DE2開發(fā)板中PIO所對(duì)應(yīng)的輸入／輸出即引腳鎖定；對(duì)器件編程并最終下載到目標(biāo)芯片DE2EP2C35F672C6上，以實(shí)現(xiàn)硬件測試；調(diào)用Signal-TapⅡ觀察硬件測試結(jié)果，經(jīng)D／A轉(zhuǎn)換由示波器觀察波形輸出，其結(jié)果與系統(tǒng)仿真結(jié)果相同，從而驗(yàn)證了系統(tǒng)設(shè)計(jì)的合理性。

3 結(jié) 語
從工程應(yīng)用的角度，提出了基于DSP及SOPC的結(jié)構(gòu)化、模塊化設(shè)計(jì)方法，該方法可以推廣到其他電子設(shè)計(jì)領(lǐng)域，使系統(tǒng)電路設(shè)計(jì)更加簡便直觀，且便于擴(kuò)展，具有較高的實(shí)用性和可靠性。通過對(duì)比DSP和SOPC設(shè)計(jì)的優(yōu)缺點(diǎn)表明，與DSP設(shè)計(jì)相比，SOPC技術(shù)可以大大縮短系統(tǒng)的設(shè)計(jì)周期，節(jié)省設(shè)計(jì)費(fèi)用，提高產(chǎn)品的性價(jià)比和競爭力，因此更具有良好的推廣和應(yīng)用前景。