基于SoPC的雙邊帶調(diào)幅波系統(tǒng)設(shè)計(jì)
2.1.2 硬件原理圖
系統(tǒng)頂層設(shè)計(jì)圖如圖3所示。圖中加法器通過QuartesⅡ軟件直接用VHDL語言編寫,波形ROM查找表則利用Matlab軟件生成。本文引用地址:http://butianyuan.cn/article/155852.htm
低頻DDS中主要用的是32位加法器、8×8的ROM查找表;其中第一個(gè)32位加法器完成對頻率控制字的累加,第二個(gè)32位加法器則用于相位控制。高頻DDS中主要用的是8位加法器、8×8的ROM查找表;其中8位加法器完成對頻率控制字的累加。
評論