基于SystemC的異構(gòu)多核通信模塊設(shè)計(jì)

1 引言

　　如今，隨著集成電路工藝發(fā)展到深亞微米的階段，處理器體系結(jié)構(gòu)的設(shè)計(jì)研究正朝著多 核的方向發(fā)展。Intel、IBM、SUN 等主流芯片產(chǎn)商已經(jīng)在市場(chǎng)上發(fā)布了自己的多核處理器。 目前多核處理器的發(fā)展尚處于起步階段，有很多問(wèn)題還有待解決。其中，一個(gè)十分重要的方 面就是設(shè)計(jì)高效的片上通信架構(gòu)[1]。多個(gè)內(nèi)核上同時(shí)執(zhí)行的各個(gè)程序之間可能需要進(jìn)行數(shù)據(jù) 共享與同步，因此多核處理器的硬件結(jié)構(gòu)必須支持各個(gè)CPU 內(nèi)核之間的通信。一般說(shuō)來(lái)， 異構(gòu)多核處理器和同構(gòu)多核處理器在通信機(jī)制的設(shè)計(jì)上有著不同的考慮。異構(gòu)多核處理器通 常是針對(duì)嵌入式系統(tǒng)的應(yīng)用，主要存在著總線、存儲(chǔ)控制器、共享存儲(chǔ)區(qū)等通信機(jī)制。

　　異構(gòu)多核處理器系統(tǒng)的幾種主要通信機(jī)制，事實(shí)上都可以通過(guò)一個(gè)共享存儲(chǔ)區(qū)來(lái)實(shí)現(xiàn) [2]，例如郵箱、消息、信號(hào)量實(shí)際上都是以共享存儲(chǔ)區(qū)作為傳播載體。同時(shí)，也考慮到 SystemC 的設(shè)計(jì)方法可以支持設(shè)計(jì)者在不同層次上建模減小了代碼量和工作量，提供了更高的工作效 率。因此本文在采用共享存儲(chǔ)器通信機(jī)制[3]的同時(shí)，基于SystemC 提出且建立事務(wù)級(jí)多核通 信模型，并利用MP3 解碼程序?qū)嵗C明了本模型有效的實(shí)現(xiàn)了多核間的通信。

　　2 SystemC 通信總線模型

　　2.1 SystemC 簡(jiǎn)介

　　SystemC 由C++衍生而來(lái)，在C++基礎(chǔ)上添加硬件擴(kuò)展庫(kù)和仿真庫(kù)構(gòu)成，從而使SystemC 可以建模不同抽象級(jí)別的包括軟件和硬件的復(fù)雜電子系統(tǒng)[4]。他的最基本的結(jié)構(gòu)單元是模塊 (module)，模塊可以包含其他模塊或過(guò)程(process)和方法(method)，過(guò)程如同C 語(yǔ)言中的函 數(shù)用以實(shí)現(xiàn)某一行為模塊，通過(guò)接口(port) 與其他模塊通信接口之間用信號(hào)(Signal) 相連。 一個(gè)完整的系統(tǒng)由多個(gè)模塊組成，每個(gè)模塊包含一個(gè)或多個(gè)過(guò)程和方法，過(guò)程是平行工作的。 基于SystemC 的設(shè)計(jì)方法支持設(shè)計(jì)者在不同層次上建模減小了代碼量和工作量提供了更高 的工作效率，也就是說(shuō)利用SystemC 與傳統(tǒng)的方法相比可以更為高效快速地進(jìn)行仿真。

　　2.2 模塊細(xì)化及基于SystemC 的通信總線行為級(jí)建模

　　 一個(gè)典型的片上系統(tǒng)模型框架通常包括總線、總線仲裁器、微處理器、數(shù)字信號(hào)處理器 (L6P)、存儲(chǔ)器和其他專用集成電路(ASIC)。這樣一個(gè)復(fù)雜的系統(tǒng)，傳統(tǒng)的設(shè)計(jì)辦法是全部 使用C/C++進(jìn)行描述以進(jìn)行系統(tǒng)級(jí)建模和驗(yàn)證，然后將硬件部分的描述手工翻譯為 VHDL/Verilog HDL，等硬件描述語(yǔ)言進(jìn)行描述.等硬件全部實(shí)現(xiàn)后再進(jìn)行軟件的設(shè)計(jì)與實(shí)現(xiàn)。在引入SystemC 作為建模語(yǔ)言的情況下，整個(gè)系統(tǒng)可以方便地用一種語(yǔ)言進(jìn)行描述、 建模、仿真、細(xì)化，直到最終實(shí)現(xiàn)。

　　在使用 SystemC 建立片上總線行為級(jí)模型時(shí)，根據(jù)總線一般模型中各個(gè)模塊的行為特 性，進(jìn)行了進(jìn)一步的模型細(xì)化，得出片上總線行為級(jí)模型的SystemC 模塊結(jié)構(gòu)圖，如圖1 所示。在模型細(xì)化的過(guò)程中，總線主設(shè)備被劃分為直接型主設(shè)備、阻塞型主設(shè)備和非阻塞型 主設(shè)備;總線從設(shè)備被劃分為快速存儲(chǔ)器、慢速存儲(chǔ)器和代表ASIC 的通用串口;通信總線和 仲裁器模塊保持不變。

　　總線采用分層通道的方式實(shí)現(xiàn)，實(shí)現(xiàn)了直接型接口、阻塞型接口和從設(shè)備接口。在某些 時(shí)鐘的上升沿，總線收集到來(lái)自各個(gè)主設(shè)備的從設(shè)備讀寫(xiě)請(qǐng)求，并將這些請(qǐng)求加入請(qǐng)求隊(duì)列。 在時(shí)鐘的下降沿，總線將請(qǐng)求發(fā)送給總線仲裁器，由總線仲裁器根據(jù)一定的仲裁規(guī)則進(jìn)行仲 裁，從請(qǐng)求隊(duì)列中選擇出合適的主設(shè)備請(qǐng)求并通過(guò)從設(shè)備接*由總線從設(shè)備進(jìn)行服務(wù)。

　　3 基于異構(gòu)多核的通信模塊設(shè)計(jì)與實(shí)現(xiàn)

　　3.1 設(shè)計(jì)原理

　　按照上文中提到的總線架構(gòu)，多核處理器作為通信總線的主設(shè)備而共享存儲(chǔ)區(qū)作為總線 的從設(shè)備形成了整個(gè)系統(tǒng)模型，但考慮到異構(gòu)多核與同構(gòu)多核相比存在一個(gè)問(wèn)題：即由于不 同內(nèi)核的應(yīng)用程序采用的是不同的交叉編譯器，因此高級(jí)語(yǔ)言所指定的內(nèi)存空間是無(wú)法做到 一致的，即便是直接寫(xiě)匯編程序指定內(nèi)存地址，由于操作系統(tǒng)分配給不同模擬器的程序空間 是不同的，也無(wú)法做到共享存儲(chǔ)。也就是說(shuō)，無(wú)論是高級(jí)語(yǔ)言編程，還是匯編語(yǔ)言編程，都 要解決二進(jìn)制代碼和內(nèi)核模擬器之間的通信。因此上文中提到的基于SystemC 的通信總線 就需要針對(duì)不同的異構(gòu)多核組合進(jìn)行相應(yīng)的修改，缺少通用性，違反了模塊設(shè)計(jì)封裝化原則。

　　經(jīng)過(guò)不斷的探索和比較，本文最終采用了一種從方法學(xué)角度和可擴(kuò)展性角度來(lái)看，都比 較合適的方法： 在各個(gè)處理器與通信總線之間添加一個(gè)通信控制模塊(CMCCtrl-- Communication control)如圖2 所示。