高速數字電路的信號完整性與電磁兼容性設計

3 高速數字電路設計仿真舉例
在一個已有的PCB板上分析和發(fā)現信號完整性問題是一件非常困難的事情，即使找到了問題，在一個已成形的板上實施有效的解決辦法也會花費大量時間和費用。所以我們期望能夠在物理設計完成之前查找、發(fā)現，并在電路設計過程中消除或改善信號完整性問題，這就是EDA工具需要完成的任務。先進的EDA信粵完整性工具可以仿真實際物理設計中的各種參數，對電路中的信號完整性問題進行深入細致的分析。
新一代的EDA信號完整性工具主要包括布線前／后SI分析工具和系統(tǒng)級SI分析工具等。使用布線前SI分析工具可以根據設計對信號完整性與時序的要求，在布線前幫助設計者選擇元器件、調整元器件布局、規(guī)劃系統(tǒng)時鐘網絡和確定關鍵線網的端接策略。SI分析與仿真工具不僅可以對一塊PCB板的信號流進行分析，而且可以對同一系統(tǒng)內其他組成部分(如背板、連接器、電纜及其接口)進行分析，這就是系統(tǒng)級的SI分析工具。
針對系統(tǒng)級評價的SI分析工具可以對多板、連接器、電纜等系統(tǒng)組成元件進行分析，并可通過設計建議來幫助設計者消除潛在的SI問題，它們一般都包括IBIS模型接口、2維傳輸線與串擾仿真、電路仿真、SI分析結果的圖形顯示等功能。這類工具可以在設計包含的多種領域，如電氣、EMC、熱性能及機械性能等方面，綜合考慮這些因素對SI的影響及這些因素之間的相互影響，從而進行真正的系統(tǒng)級分析與驗證。例如Mentor Graphics公司的HyperLynix、ICX設計工具可以在時序與電氣規(guī)則的驅動下進行板級仿真和信號線的線級仿真，并提供多板分析功能，是典型的系統(tǒng)級SI工具。

圖2是使用HyperLynix進行PCB信號完整性分析時設計修改前后的對比圖，以及相應EMC／EMI的改善情況。
圖2(a)是沒有加入匹配電阻的情況，可以明顯看到輸出端A的波形有一個大的下沖(大約1 V左右)，而且波形最大幅度已經達到4 V(I／O信號是3．3 V)，有很明顯的反射迭加現象。輸入端B的波形相當不好，由于反射造成的波形下沖和過沖點的信號幅值已經接近門檻電平，這樣的時鐘信號很容易造成觸發(fā)器的錯誤操作。圖2(b)是在靠近源輸出端加入了一個47 Ω的匹配電阻后的波形，可以看到A和B的波形都有了明顯的改善。

結語
現在IC制造工藝在以摩爾速度飛速發(fā)展，對高速PCB設計提出了更高的要求。先進的EDA仿真工具提供的各種仿真結果都非常接近真實情況，給高速數字電路設計起到了指導性的作用，使得設計的周期和反復性得到大大的減小，同時也使得電路的具體調試得到了理論性的指導。