基于FPGA和CMX589A的GMSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

3．1 單片機(jī)軟件設(shè)計(jì)
控制模塊主要包括擴(kuò)展矩陣鍵盤、LCD液晶顯示、調(diào)制器參數(shù)控制。
單片機(jī)控制器的系統(tǒng)工作過程如下：
單片機(jī)初始化，LCD顯示開始菜單，包括“高斯濾波器參數(shù)設(shè)置”和“FM調(diào)制器參數(shù)設(shè)置”兩個(gè)選項(xiàng)；
進(jìn)入“高斯濾波器參數(shù)設(shè)置”子菜單，包括“系統(tǒng)帶寬設(shè)置”和“基帶碼元速率設(shè)置”，分別可以設(shè)置2種不同的濾波器帶寬和8種基帶碼元速率，單片機(jī)根據(jù)系統(tǒng)設(shè)置在P2端口輸出控制信息；
進(jìn)入“調(diào)制器參數(shù)設(shè)置”的子菜單以設(shè)置“調(diào)制載波的中心頻率”，可以設(shè)定四種不同的載波中心頻率，并通過單片機(jī)P3口控制FPGA的調(diào)制載波的中心頻率。
3．2 調(diào)制器的系統(tǒng)實(shí)現(xiàn)
FM調(diào)制器采用DDS思想在FPGA平臺上實(shí)現(xiàn)。DDS(Direct Digital Frequency Synthesizer，直接數(shù)字頻率合成)是一種新型的頻率合成技術(shù)，具有較高的頻率分辨率，可以實(shí)現(xiàn)快速的頻率切換。DDS系統(tǒng)主要由系統(tǒng)時(shí)鐘源、相位累加器、正弦波查找表、D／A轉(zhuǎn)換器和低通補(bǔ)償濾波器組成，系統(tǒng)結(jié)構(gòu)如圖3所示。其中相位累加器是DDS系統(tǒng)的核心，它由N位加法器和N位相位寄存器組成。每來一位參考時(shí)鐘脈沖，N位加法器將頻率控制字和累積器的相位輸出相加，把相加的結(jié)果送到相位寄存器的輸入端。相位寄存器一方面將輸出的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器繼續(xù)在時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加，另一方面又將輸出的相位數(shù)據(jù)又作為波形存儲表的地址輸入。波形存儲表把輸入的地址相位信息映射成波形數(shù)據(jù)，最后經(jīng)過DAC和低通濾波器得到模擬信號。

本設(shè)計(jì)采用20 MHz外部晶振作為時(shí)鐘源，系統(tǒng)采用40位相位累加器，故頻率字也取40位，所以系統(tǒng)的頻率分辨率如下式所示：

FM調(diào)制器完成幅度到頻率的轉(zhuǎn)換是系統(tǒng)設(shè)計(jì)的關(guān)鍵。例如設(shè)定基帶信號的速率為8 kHz，載波的中心頻率為200 kHz(fword=“10995116277”)，為了實(shí)現(xiàn)調(diào)制指數(shù)為0．5的FM調(diào)制器，F(xiàn)M調(diào)制器的頻率差為4 kHz。FPGA根據(jù)8位A／D轉(zhuǎn)換器輸入的信號幅度值選擇相應(yīng)的頻率字，從而控制輸出信號的頻率完成調(diào)頻功能。載波的中心頻率對應(yīng)的A／D轉(zhuǎn)換器中心幅值a in=“10000 0000”；當(dāng)A／D轉(zhuǎn)換器輸入為O V(即a in=“0000 0000”)時(shí)，對應(yīng)的調(diào)制信號的輸出頻率為198 kHz(fword=“10885165114”)；當(dāng)A／D轉(zhuǎn)換器的輸入為滿刻度2 V(ain=“1111 1111”)時(shí)，調(diào)制輸出頻率為202 kHz(fword=“11105067440”)。把頻率從198 kHz到202 kHz等分成255份，把相應(yīng)的頻率轉(zhuǎn)換成40位頻率字，則A／D轉(zhuǎn)換器的256個(gè)幅值與256個(gè)頻率字一一對應(yīng)。在每一個(gè)系統(tǒng)時(shí)鐘周期，頻率控制字與40位的相位累加器的值相加結(jié)果存入相位累加器。由于選用的ROM查找表的地址線為10位，所以取相位累加器的高10位作為正弦查找表的地址。正弦查找表利用Cyclone內(nèi)部的ROM模塊完成查找表的設(shè)計(jì)，字長為10位，與所選用的DAC的數(shù)據(jù)位數(shù)相匹配。