NiosII的I2C控制IP及其在成像系統(tǒng)中的應用

2 I2C控制IP在成像系統(tǒng)中的應用
在成像系統(tǒng)中，CMOS傳感器應用非常普遍。這些傳感器大多數都自帶I2C串行通信接口，本文以MT9M011為例介紹I2C控制IP在成像系統(tǒng)中的應用。MT9M011傳感器根據讀寫位數可分為兩種方式：16位數據讀寫方式和8位數據讀寫方式。這里選用曝光寄存器，采用16位讀寫方式進行操作，時序如圖2所示。

從設備地址(寫模式)與從設備地址(讀模式)高7位為從器件地址，第8位是讀寫控制位(R／W)，它控制數據的傳輸方向。
向曝光寄存器Ox09寫入數據：主器件啟動傳輸，然后發(fā)送它所要尋址的從設備地址(寫模式)。MT9M011監(jiān)視總線，當其地址與傳送的從器件地址相符時，響應一位應答信號，接著主器件發(fā)送曝光寄存器地址，MT9M011再次應答，在向曝光寄存器中寫入16位數據后主器件停止寫數據。每傳送8位數據，從器件MT9M011都會產生一位應答信號。
從曝光寄存器0x09讀出數據：開始部分與寫數據時序是相同的，當主器件發(fā)送完從設備地址(寫模式)和寄存器地址后，需要重新啟動，并發(fā)送從設備地址(讀模式)，然后才能從寄存器中讀出數據。每讀完1字節(jié)數據，主器件都會產生1位應答信號。當16位數據被讀出后，主器件發(fā)送1位非應答信號，傳輸結束。

3 IP應用實例
3．1 硬件設計
本文使用I2C控制IP對圖像傳感器MT9M01l寄存器進行并行配置。硬件設計基于SOPC技術，將系統(tǒng)組件庫提供的32位Nios II軟核處理器、SDRAM接口模塊、TIMER定時器模塊(提供SignaltapII中對信號進行采樣的頻率)、PI0模塊以及I2C控制IP(配置為主設備)集成在一塊FPGA內。QuartusII頂層原理略――編者注。
3．2 軟件設計
軟件的編寫有兩種方式：一種是對I2C控制IP應用程序編程接口(API)函數的操作；另一種是利用Altera提供的讀寫函數對寄存器進行操作。為了提高系統(tǒng)運行的速度，采用第二種方法。系統(tǒng)軟件部分是在NiosII IDE中，通過編寫C代碼完成的。
對CMOS寄存器的并行配置程序主要包括以下兩個部分：
①IP初始化設置：包括設置波特率、設置本地址寄存器、設置時鐘寄存器值。
②選擇CMOS1，對其寄存器進行讀寫；選擇CMOS2，對其寄存器進行讀寫。寄存器選擇曝光寄存器。
關鍵代碼如下：



函數checkBus查詢狀態(tài)寄存器的BB來判斷I2C總線忙／閑狀態(tài)，checkProgres函數查詢狀態(tài)寄存器的PIN來判斷總線數據是否傳輸完成。為了便于觀察讀出的數據和寫入的數據是否一致，通常將程序包含在while語句中。