關(guān) 閉

新聞中心

EEPW首頁(yè) > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 實(shí)時(shí)視頻采集系統(tǒng)的SDRAM控制器設(shè)計(jì)

實(shí)時(shí)視頻采集系統(tǒng)的SDRAM控制器設(shè)計(jì)

作者: 時(shí)間:2009-11-23 來源:網(wǎng)絡(luò) 收藏
2 實(shí)現(xiàn)
中,為了保證數(shù)據(jù)的穩(wěn)定和連續(xù)性,通常采用的方法是對(duì)存儲(chǔ)器進(jìn)行乒乓操作。一般所指的乒乓操作針對(duì)兩片存儲(chǔ)器芯片,如圖3所示,其原理是通過控制模塊對(duì)兩片存儲(chǔ)器分別做讀寫操作,寫存儲(chǔ)器滿時(shí)控制模塊發(fā)出交換命令,切換兩片存儲(chǔ)器的操作狀態(tài)。

本文引用地址:http://butianyuan.cn/article/163469.htm

采用的是一片實(shí)現(xiàn)乒乓操作。時(shí)是利用的不同BANK間的存取操作來實(shí)現(xiàn)乒乓操作。由于SDRAM總共有4個(gè)BANK,所以讀取第一幀圖像時(shí)使用SDRAM的1,2 BANK為讀緩存,3,4 BANK為寫緩存。第二幀圖像時(shí)SDRAM的3,4 BANK切換為讀緩存,1,2 BANK切換為寫緩存。采用一幀圖像讀寫完畢作為切換標(biāo)志反復(fù)切換讀寫緩存,就充分利用SDRAM的不同BANK來實(shí)現(xiàn)乒乓操作。另一方面由于SDRAM的數(shù)據(jù)線和地址線只有1組,所以實(shí)際控制的時(shí)候讀寫操作是不能同時(shí)進(jìn)行的。中考慮到SDRAM的工作頻率與前端圖像的像素頻率以及后端VGA顯示的像素頻率相比要高得多,因此將讀寫操作利用時(shí)分的方式分開控制。所以在中設(shè)計(jì)了一個(gè)指令計(jì)數(shù)器(Countcmd),通過計(jì)數(shù)的方式來切換讀寫操作。只要選取適當(dāng)?shù)腟DRAM工作頻率以及指令計(jì)數(shù)器的規(guī)定值就可以完成SDRAM讀寫操作的連續(xù)切換。實(shí)際設(shè)計(jì)中采用的SDRAM工作頻率為100 MHz,指令計(jì)數(shù)器的規(guī)定值為240。SDRAM狀態(tài)轉(zhuǎn)換概圖如圖4所示。

SDRAM控制器的具體狀態(tài)轉(zhuǎn)換流程如下:首先初始化SDRAM,然后向SDRAM的1,2 BANK寫入第一幀圖像,當(dāng)?shù)谝粠瑘D像寫入完畢后進(jìn)入乒乓操作階段。此時(shí)SDRAM的1,2 BANK為讀緩存,3,4 BANK為寫緩存。
首先進(jìn)入讀緩存激活行,開始讀操作,讀操作開始的同時(shí)啟動(dòng)指令計(jì)數(shù)器。此時(shí)每執(zhí)行一條指令(包括讀指令,空操作指令,不包括預(yù)充電指令和行激活指令),指令計(jì)數(shù)器自加1,當(dāng)指令計(jì)數(shù)器到達(dá)規(guī)定值時(shí)將指令計(jì)數(shù)器清0并切換到寫狀態(tài)。進(jìn)入寫狀態(tài)前先判斷寫緩存的行激活標(biāo)志,如果沒有激活,先執(zhí)行行激活,然后開始寫操作,如果已經(jīng)激活則直接開始寫操作。寫操作開始的同時(shí)啟動(dòng)指令計(jì)數(shù)器。此時(shí)和讀狀態(tài)時(shí)一樣,每執(zhí)行一條指令,指令計(jì)數(shù)器自加1,當(dāng)指令計(jì)數(shù)器到達(dá)規(guī)定值時(shí)同樣將指令計(jì)數(shù)器清0后切換到讀狀態(tài)。如此反復(fù)切換操作,直至讀完一幀或者寫滿一幀。如果是讀完一幀,則判斷寫緩存中一幀寫滿沒有。如果已經(jīng)寫滿,則進(jìn)入讀寫B(tài)ANK切換狀態(tài)。如果沒有,則進(jìn)入寫狀態(tài)并不再切換讀寫狀態(tài),一直保持寫狀態(tài)直至寫滿一幀為止,然后進(jìn)入讀寫B(tài)ANK切換狀態(tài)。如果是寫滿一幀,則同理于讀完一幀的情況,首先判斷讀緩存中讀完一幀沒有,然后根據(jù)判斷結(jié)果進(jìn)行操作,最后進(jìn)入讀寫B(tài)ANK切換狀態(tài)。在讀寫B(tài)ANK切換狀態(tài)中,讀緩存切換為3,4 BANK,寫緩存切換為1,2 BANK。反復(fù)上述操作步驟,就可以完成使用一片SDRAM不同BANK的乒乓操作。整個(gè)SDRAM控制器在Altera的QuartusⅡ7.2環(huán)境下采用Verilog設(shè)計(jì)完成,然后在ModelSim SE 6.0環(huán)境下仿真通過。隨后通過Altera的QuartusⅡ7.2進(jìn)行綜合和布局布線,并最終在Al-teraCyclone系列FPGA芯片EP1C6Q240C8上完成。所設(shè)計(jì)的SDRAM控制器在PAL→VGA的中調(diào)試通過,能夠?qū)崿F(xiàn)圖像數(shù)據(jù)的存儲(chǔ)和讀取,完全滿足系統(tǒng)的要求。

3 結(jié) 語
介紹在PAL→VGA的采集系統(tǒng)中使用SDRAM作為圖像緩存的基本操作,設(shè)計(jì)一種使用1片SDRAM的不同BANK進(jìn)行乒乓操作的相對(duì)容易實(shí)現(xiàn)的SDRAM控制器設(shè)計(jì)方法。在PAL→VGA的實(shí)時(shí)視頻采集系統(tǒng)中,使用了所設(shè)計(jì)的SDRAM控制器,并通過硬件驗(yàn)證,采集得到的圖像質(zhì)量較好。另外,這里設(shè)計(jì)的SDRAM控制器稍加改動(dòng)就可以應(yīng)用到其他實(shí)時(shí)視頻采集系統(tǒng)中去,具有很強(qiáng)的通用性。

pid控制器相關(guān)文章:pid控制器原理



上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉