PAL一體化攝像機(jī)設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
C27，R27，VD6，C23構(gòu)成自舉升壓電路，把CXDl267發(fā)出的VSUB信號(hào)轉(zhuǎn)換為CCD可接受的電壓幅值，即SUB信號(hào)，它是電子快門(mén)控制信 號(hào)，通過(guò)控制傳感器像素表面的電荷積累時(shí)間操縱快門(mén)。當(dāng)電子快門(mén)關(guān)閉時(shí)，對(duì)于PAL攝像機(jī)，CCD電荷累積時(shí)間為1／50 s。電子快門(mén)則以311步的基本單位覆蓋，其范圍1／50～1／10 000 s。當(dāng)電子快門(mén)速度增加時(shí)，在每個(gè)視頻場(chǎng)允許的時(shí)間內(nèi)，聚焦在CCD上的光減少，結(jié)果將降低
攝像機(jī)的靈敏度。
AFE周邊電路設(shè)計(jì)如圖4所示。
CXA2096N采用3．3 V供電，其主要作用是對(duì)模擬電信號(hào)進(jìn)行采樣、保持、放大，封裝是24引腳SSOP(Plastic)。CCD送出的模擬信號(hào)CCD-OUT，經(jīng)2SKl875放大后傳輸給 CXA2096N，經(jīng)CXA2096N采樣、保持、放大后得到DRVOUT信號(hào)傳輸給DSP。CXA2096N是信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換前的最后一 個(gè)環(huán)節(jié)，其重要性不言而喻，同樣地，CXA2096N也是在DSP時(shí)鐘發(fā)生器的時(shí)序驅(qū)動(dòng)信號(hào)下完成其一系列工作的。其中最重要的3個(gè)信號(hào)分別是CCDLEVEL、OFFSET和AGCCONT。
CCDLEVEL是CXA2096N的輸出信號(hào)，這個(gè)信號(hào)直接反映了CCD采集到信號(hào)的電平大小、變化程度和范圍。CCD正常情況下采集到的黑電平信號(hào)約2．7 V。
OFFSET是CXA2096N的輸出信號(hào)，變化范圍1．5～3 V，這個(gè)信號(hào)反映的是一個(gè)偏移量，DSP可以通過(guò)它改變CXA2096N的采樣偏置電壓，這一改變直接反應(yīng)在視頻顯示處理板中，體現(xiàn)到最終的圖像顯示效果 上。OFFSET越大，圖像整體向明亮的區(qū)域變化，反之，則往黑暗的區(qū)域變化。因?yàn)镺FFSET信號(hào)使得圖像整體偏移變化，用一個(gè)形象的比喻，它是一個(gè) “加”的關(guān)系，即圖像數(shù)據(jù)整體增加了一個(gè)偏置電平。AGCCONT也是CXA2096N的輸出信號(hào)，變化范圍1.5～3 V，這個(gè)信號(hào)反映的是一個(gè)增益量，所有一體化攝像機(jī)都有一個(gè)來(lái)自CCD的信號(hào)放大到可以使用水準(zhǔn)的視頻放大器，其放大量即增益，等效于較高的靈敏度，可使 其在微光下靈敏，然而在亮光照的環(huán)境中放大器將過(guò)載，使視頻信號(hào)畸變。為此，需利用一體化攝像機(jī)的自動(dòng)增益控制(AGC)電路去探測(cè)視頻信號(hào)的電平，適時(shí) 地開(kāi)關(guān)AGC，從而使攝像機(jī)能夠在較大的光照范圍內(nèi)工作，即動(dòng)態(tài)范圍，在低照度時(shí)自動(dòng)增加攝像機(jī)的靈敏度，從而提高圖像信號(hào)的強(qiáng)度來(lái)獲得清晰的圖像。外部 單片機(jī)或DSP可以通過(guò)改變CXA2096N的放大增益系數(shù)，直接反應(yīng)在視頻顯示處理板中，體現(xiàn)到最終的圖像顯示效果上。AGCCONT越大，圖像整體向 明亮的區(qū)域變化，反之，則往黑暗的區(qū)域變化。因?yàn)锳GCCONT信號(hào)使得圖像整體偏移變化，即圖像數(shù)據(jù)整體“乘”增益系數(shù)。
CXA2096N的采樣需要一個(gè)基準(zhǔn)電壓，否則采樣的數(shù)據(jù)會(huì)有偏差，這對(duì)將來(lái)的視頻數(shù)據(jù)處理影響非常大的。采樣校準(zhǔn)電壓VRT和VRB一定要保證準(zhǔn)確，VRT為2．35 V，是采樣上限：VRB為1．35 V，是采樣下限。同時(shí)VRT和VRB輸出給A／D轉(zhuǎn)換器，作為其量化的參考電平。
1．2 FPGA圖像處理模塊
該模塊的邏輯結(jié)構(gòu)如圖5所示。該模塊基于FPGA設(shè)計(jì)，實(shí)現(xiàn)自動(dòng)聚焦、自動(dòng)光圈控制、幀率提升、OSD以及SPI通信功能。FPGA采用XILI-NX公司的XC3S250E。內(nèi)部功能采用自頂向下的層次式設(shè)計(jì)方法，并用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)，最終由ISE 6．0綜合生成位流，固化在外部的存儲(chǔ)器中。本文引用地址：http://www.butianyuan.cn/article/166316.htm
FPGA將接收的YUV(4：2：2)格式的信號(hào)進(jìn)行格式識(shí)別和轉(zhuǎn)換，然后在SDRAM中把連續(xù)2場(chǎng)圖像緩沖為一幀圖像，下一幀圖像緩沖在另一片 SDRAM中，形成了連續(xù)切換視頻雙緩沖結(jié)構(gòu)。當(dāng)其中一片SDRAM輸入圖像時(shí)，另一片在VGA顯示控制器的控制下通過(guò)輸出FIFO以SVGA@60Hz 的點(diǎn)速率輸出圖像，具體過(guò)程如下：
該模塊首先對(duì)輸入信號(hào)進(jìn)行奇偶場(chǎng)識(shí)別，奇場(chǎng)掃描的第一行有374個(gè)像素，偶場(chǎng)掃描的第一行有748個(gè)像素，通過(guò)對(duì)一場(chǎng)的第一行數(shù)據(jù)計(jì)數(shù)判斷，可知當(dāng)前場(chǎng)為 奇場(chǎng)或偶場(chǎng)，然后從下一個(gè)奇場(chǎng)開(kāi)始接收數(shù)據(jù)。這樣確保了相鄰兩場(chǎng)為一幀完整的圖像。此模塊為深度748、寬度16 bit的異步FIFO(先進(jìn)先出)，寫(xiě)地址計(jì)數(shù)器為0到748的循環(huán)計(jì)數(shù)器，當(dāng)其計(jì)數(shù)到300或700時(shí)，給主控制器發(fā)送讀信號(hào)，主控制器隨后產(chǎn)生 FIFO的讀使能信號(hào)，使讀使能信號(hào)在連續(xù)的374個(gè)讀時(shí)鐘周期內(nèi)一直有效，即可連續(xù)讀出374個(gè)數(shù)據(jù)。本設(shè)計(jì)讀時(shí)鐘頻率大于寫(xiě)時(shí)鐘頻率，不會(huì)產(chǎn)生數(shù)據(jù)寫(xiě) 滿溢出的現(xiàn)象。
主控制器通過(guò)對(duì)輸入緩沖的讀請(qǐng)求信號(hào)和輸出緩沖的寫(xiě)請(qǐng)求信號(hào)處理，實(shí)現(xiàn)對(duì)2個(gè)SDRAM的讀、寫(xiě)操作切換。該模塊首先完成對(duì)SDRAM的初始 化，SDRAM被設(shè)置成連續(xù)的全頁(yè)進(jìn)發(fā)模式。然后SDRAM進(jìn)入正常工作狀態(tài)，準(zhǔn)備接收讀、寫(xiě)命令。當(dāng)SDRAM在空閑狀態(tài)下，為保持其數(shù)據(jù)不丟失，必須 對(duì)其定時(shí)刷新，一般要求64ms內(nèi)刷新4096次，但是當(dāng)SDRAM在進(jìn)行讀、寫(xiě)進(jìn)發(fā)時(shí)，自動(dòng)刷新命令會(huì)打斷讀、寫(xiě)，從而造成數(shù)據(jù)丟失。該設(shè)計(jì)在64 ms內(nèi)對(duì)SDRAM至少進(jìn)行4 096次讀、寫(xiě)操作，所以可以不必對(duì)其刷新。當(dāng)SDRAM讀、寫(xiě)到374時(shí)，發(fā)出預(yù)充命令來(lái)停止進(jìn)發(fā)，同時(shí)關(guān)閉當(dāng)前行，為下一次讀、寫(xiě)作好準(zhǔn)備。 SDRAM被設(shè)置成進(jìn)發(fā)模式，進(jìn)發(fā)長(zhǎng)度為374。
首先時(shí)序發(fā)生器利用40 MHz的主時(shí)鐘產(chǎn)生符合VESA標(biāo)準(zhǔn)的行、場(chǎng)同步信號(hào)，同時(shí)在行、場(chǎng)參考信號(hào)都有效，且39行計(jì)數(shù)器788、19場(chǎng)計(jì)數(shù)器604時(shí)產(chǎn)生輸出緩沖的讀使能信號(hào)。輸出模塊為深度748、寬度16 bit的異步FIFO。寫(xiě)時(shí)鐘和讀時(shí)鐘同為40 MHz的主時(shí)鐘，當(dāng)讀使能有效時(shí)，啟動(dòng)讀計(jì)數(shù)器從O到799循環(huán)計(jì)數(shù)。該設(shè)計(jì)每隔10個(gè)數(shù)據(jù)將前一個(gè)數(shù)據(jù)重復(fù)讀出，直到輸出800個(gè)數(shù)據(jù)。當(dāng)讀計(jì)數(shù)器計(jì)到100或500時(shí)，該模塊向主控制器模塊發(fā)寫(xiě)請(qǐng)求命令。在行、場(chǎng)消隱期間，讀使能信號(hào)無(wú)效，所以不會(huì)產(chǎn)生讀空現(xiàn)象。
經(jīng)過(guò)PWl226視頻顯示模塊進(jìn)一步濾波，消除行場(chǎng)間閃爍效應(yīng)，提高畫(huà)質(zhì)，并可平滑放大到l 024x768的分辨率，最終輸出SVGA或XGA的標(biāo)準(zhǔn)的VGA視頻接口信號(hào)。
同時(shí)FPGA還可以通過(guò)內(nèi)部的SPI模塊實(shí)現(xiàn)對(duì)DSP和CXD4103的寄存器設(shè)置，使其正常工作。
1．3 自動(dòng)聚焦
首先，F(xiàn)PGA通過(guò)對(duì)圖像亮度信號(hào)Y的處理來(lái)實(shí)現(xiàn)自動(dòng)聚焦功能。選擇常用的灰度差分法作為聚焦評(píng)價(jià)函數(shù)，選取中心像素過(guò)去的4個(gè)像素(左側(cè)、左上側(cè)、右側(cè)、右上側(cè)4個(gè)像素)計(jì)算差分值。
由于聚焦評(píng)價(jià)函數(shù)需要用中心像素所在行及上一行臨近的4個(gè)像素，所以需要在FPGA內(nèi)部使用2個(gè)雙口RAM做相鄰兩行數(shù)據(jù)緩存區(qū)，每個(gè)雙口RAM容量為 800x8 bit。讀寫(xiě)選擇模塊將一幀圖像的第l行數(shù)據(jù)寫(xiě)入RAMl，將第2行數(shù)據(jù)寫(xiě)入RAM2。在寫(xiě)入RAM2一個(gè)時(shí)鐘周期后，開(kāi)始讀出RAMl和RAM2中的數(shù) 據(jù)，送到聚焦評(píng)價(jià)函數(shù)算法實(shí)現(xiàn)模塊，以RAM2中的圖像像素為中心像素計(jì)算亮度差值絕對(duì)值和，當(dāng)?shù)?行圖像數(shù)據(jù)到來(lái)時(shí)再次寫(xiě)入RAMl，同樣在寫(xiě)入 RAMl一個(gè)時(shí)鐘周期后，讀出RAMl和RAM2中的數(shù)據(jù)并送到聚焦評(píng)價(jià)函數(shù)算法實(shí)現(xiàn)模塊，同樣以RAMl中的像素為中心計(jì)算亮度差值絕對(duì)值和，如此循 環(huán)，得到一場(chǎng)的亮度差值絕對(duì)值總和。
評(píng)論