多制式語音編碼及其DSP實現(xiàn)

作者：時間：2009-02-09 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

在各種通信設備中,實時的語音壓縮通常在DSP上實現(xiàn)。單一的編碼算法,由于碼率和算法固定,系統(tǒng)的靈活性較差。越來越多的通信服務要求能實現(xiàn)多種、多路編碼算法,提供一定范圍內的編碼速率和編碼算法的多種選擇,例如軟件無線電、IP電話、多媒體終端等。

　　G.729a是ITU制定的一種高質量的中速率語音編碼標準,編碼速率為8kbps，目前已在許多通信系統(tǒng)中得到了應用。16/32kbps的CVSD是一種抗信道誤碼非常好的語音編碼算法,在軍事通信、宇航通信中得到了廣泛的應用。32kbps的ADPCM是一種算法較簡單的波形編碼,具有很好的話音質量和抗噪性能,在衛(wèi)星通信、數(shù)字話路倍增系統(tǒng)中得到了廣泛應用。綜合了這三種算法的編碼系統(tǒng),在8kbps~32kbps碼率具有較高的靈活性。

本文引用地址：http://butianyuan.cn/article/167071.htm

　　由于語音壓縮的運算量、存儲量和精度要求都不太高,在考慮價格因素的基礎上,定點DSP足以勝任語音編解碼的要求。本文采用了TI公司的TMS320VC5409定點DSP實現(xiàn)了上述三種語音編解碼算法。算法DSP的實現(xiàn)通過了有關測試。其中G.729a和ADPCM采用ITUT有關建議提供的測試序列進行了測試,CVSD按照我國有關標準進行了測試。

　　本文對以上三種語音編碼和TMS320VC5409做簡單介紹后,對算法的軟件和硬件實現(xiàn)進行介紹,并給出算法所需運算量以及所占用的硬件資源。

1 DSP芯片和語音編碼算法

　　(1)TMS320VC5409簡介

TMS320VC5409是TI公司生產的一種性價比較高的定點DSP芯片,運算速度為80MIPS/100MIPS。它擁有改進的哈佛結構、一個CPU、片上存儲區(qū)(32KB的ROM和64KB的DARAM)、片上外設以及專用的指令結構。它具有以下主要優(yōu)點:

　　?1條程序總線和3條數(shù)據(jù)總線。配合存儲區(qū)的雙操作數(shù)讀取能力,可以支持單周期,三操作數(shù)指令,提高了程序的運行效率和通用性;

　　?先進的針對應用設計的CPU硬件邏輯提高了芯片的性能;

　　?高度專用的指令結構提供了更快的算法實現(xiàn)和更方便的優(yōu)化;

　　?片上外設包括3個McBSP(多通道緩沖串口)、一個6通道的DMA控制器、8bit HPI口及鎖相環(huán)時鐘發(fā)生器;

　　?模塊化結構方便了快速的后續(xù)發(fā)展；

　　?先進的IC處理技術實現(xiàn)了高性能和低功耗,5V靜態(tài)CMOS技術進一步降低了功耗。

(2)G.729a算法

　　G.729是ITU在8kbps速率上的標準,采用“共軛結構代數(shù)碼本激勵線性預測編碼方案”(C-ASCELP)算法。這種算法綜合了波形編碼和參數(shù)編碼的優(yōu)點,以線性預測編碼技術為基礎,采用了矢量量化、分析合成和感覺加權等技術。G.729a只在G.729的基礎上減少了一些運算量,保持了兼容性,質量也基本沒有下降。

　　(3)32kbps ADPCM算法

　　G726是ITU制定的自適應差分脈沖編碼算法標準,有4種速率。在此項目中,使用32kbps的速率。ADPCM算法是一種波形編碼,它在PCM編碼的基礎上引入了預測和差分的概念,僅對實際值與預測值之間的差值進行編碼。在編碼過程中,用過去樣點的值對當前樣點進行預測,并自適應地調整預測系數(shù),使預測誤差很小,從而在降低碼率的同時,保持了很高的編碼質量。

　　(4)CVSD(32kbps/16kbps)算法

　　連續(xù)可變斜率增量調制,是一種1bit的差分波形編碼方式。自適應的量階隨信號統(tǒng)計特性的變化而變化，在信號很大動態(tài)范圍內，可獲得最大信噪比。并且易于實現(xiàn)，電路結構簡單。

　　主要技術:三連0/三連1檢測,即若檢測到碼流中有三連0或三連1,則表示信號在驟升或驟降,調整量階以適應信號變化。

2 硬件系統(tǒng)

　　(1)硬件板介紹

在發(fā)端,模擬信號通過前端處理電路和A/D采樣,轉換成8bit A-law PCM信號。對數(shù)PCM信號在TMS320VC5409中轉成線性碼,并進行壓縮編碼。輸出的G.729a/ADPCM/CVSD碼流在信道上傳輸。

　　接收端接收到的壓縮碼流在DSP中被解碼成對數(shù)PCM信號,再經過D/A變換和用戶電路,最終得到模擬話音。其中CPLD用來產生8kHz的幀同步信號,使各硬件芯片之間協(xié)同工作。

A/D、D/A部分采用單片MC14557芯片。單路信號的硬件系統(tǒng)框圖如圖1所示。

(2)算法的硬件選擇

　　程序定義了兩個標志變量flag1、flag2。利用VC5409提供的可屏蔽中斷INT0～INT3^[1],在中斷服務例程中對2個標志位進行設置,從而控制主程序的跳轉。

　　系統(tǒng)加電后,INT0～INT3其中一個管腳給出中斷請求信號,程序執(zhí)行中檢測到哪個中斷,就執(zhí)行該中斷對應的編碼算法。接著,主程序對IMR寄存器置位以屏蔽這些中斷,直至下一次系統(tǒng)復位。其中INT0中斷在測試中是無編碼轉換的跳轉,但在應用中用于選擇32kbps的CVSD算法。表1是算法選擇的硬件中斷與標志位設置。

　　(3)數(shù)據(jù)流輸入和輸出

　　VC5409提供了3個McBSP (Multichannel Buffered Serial Ports)^[2],并在其中集成了硬件對數(shù)PCM編解碼器。串口的雙緩沖區(qū)發(fā)送、三緩沖區(qū)接收能保證數(shù)據(jù)的連續(xù)性。收發(fā)的數(shù)據(jù)流字長可以是8、12、16、20、24、32bit,每幀最多可以有128個字。表2是本項目采用的串口配置。

　　對每種算法,4路編解碼器都要求全雙工工作,因此,對3個McBSP都進行了配置。其中,McBSP0負責PCM碼流的收發(fā)。PCM碼流是4路8bit的A-law信號,因此定義字長為8位;McBSP1收發(fā)G.729的碼流。G.729分幀編碼,幀長10ms,每幀80bit。為了數(shù)據(jù)能夠方便、有效地收發(fā),定義串口的字長為16bit,這樣,每5個幀同步收全一個G.729幀,共16×5×4(路)=80×4bit。

　　為了取得數(shù)據(jù)格式的一致性,方便串口收發(fā)碼流,對ADPCM和CVSD定義了相同的碼流格式,并由McBSP2收發(fā)。如圖2所示。

32kbps ADPCM每樣點用4bit編碼,規(guī)定其碼流為每樣點的碼字重復2次,即占8bit。4路信號共32bit;16kbps和32kbps的CVSD是每樣點2bit和4bit編碼,故規(guī)定其碼流為每比特編碼碼字分別重復4次和2次,即均占8bit。4路信號也是32bit。