LED顯示屏高灰度掃描控制的FPGA實(shí)現(xiàn)

運(yùn)用VerilogHDL編寫代碼并用Modelsim仿真軟件對(duì)該電路代碼進(jìn)行編譯仿真，得出了如圖3、圖4所示得時(shí)序圖。

圖3灰度控制單元時(shí)序圖

圖4亮度控制單元時(shí)序圖

通過(guò)時(shí)序圖我們可以看到在控制端：

enable、rsel、bc_ena、latch等控制端的控制下，可以按照不同的需求來(lái)實(shí)現(xiàn)對(duì)不同灰度和亮度的實(shí)現(xiàn)。在灰度控制單元中，數(shù)據(jù)在經(jīng)過(guò)了16個(gè)脈沖之后移位傳輸至輸出端輸出，并且實(shí)現(xiàn)了8列或者16列輸出的可調(diào)；在亮度控制單元中，通過(guò)調(diào)整enable、bc_ena、latch的值實(shí)現(xiàn)了輸出數(shù)據(jù)的可調(diào)，從而準(zhǔn)確的實(shí)現(xiàn)了亮度的控制功能。

根據(jù)各部分同名行的全部傳輸時(shí)間等于該同名行的顯示時(shí)間，可以得到行周期和點(diǎn)（列）周期的值，即行周期=幀周期/掃描方式的行數(shù)，點(diǎn)周期=行周期/（每行點(diǎn)數(shù)×部分?jǐn)?shù)）。若幀頻為120Hz,則幀周期為1/120s=8.33ms,根據(jù)掃描方式為1/16可將80行分為5個(gè)16行，每行160列，這樣，行周期即為520.6μs;點(diǎn)周期為650.75ns;點(diǎn)頻為1.54×106Hz.

4結(jié)論

本文討論了LED大屏幕視頻控制器中的灰度掃描方法，本文提出了256灰度級(jí)掃描時(shí)的實(shí)現(xiàn)方案，作者的創(chuàng)新點(diǎn)在于并設(shè)計(jì)了一款從暗到亮的256級(jí)灰度顯示的LED顯示控制芯片，在本設(shè)計(jì)中幀頻可達(dá)120Hz,行周期為520.6μs,點(diǎn)周期為650.75ns;點(diǎn)頻為1.54×106Hz.該芯片可以通過(guò)多塊級(jí)聯(lián)來(lái)驅(qū)動(dòng)LED大屏幕，有著較好的應(yīng)用前景。