AD9847的原理及其在CCD 成像系統(tǒng)中的應(yīng)用

(9)片上時(shí)序發(fā)生器，可在外部同步信號(hào)的作用下給CCD芯片提供所需的時(shí)序信號(hào)（H1，H2，RG），配合另外提供的V、VSUB信號(hào)，可以驅(qū)動(dòng)CCD工作；

(10)48腳LQFP封裝，大大節(jié)省電路板空間。

2.2 AD9847的工作原理

AD9847在基準(zhǔn)信號(hào)VD、HD、CLI 作用下，通過FPGA對(duì)三線串口進(jìn)行編程，為系統(tǒng)設(shè)置適當(dāng)?shù)募拇嫫髋渲谩?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/AD9847">AD9847各個(gè)功能的實(shí)現(xiàn)建立在內(nèi)部寄存器正確配置的基礎(chǔ)上。三線串口為SLOAD、SCLOCK、SDATA，共有兩種配置方式：一種是串行寫操作，連續(xù)寫入8位地址信號(hào)和6位數(shù)據(jù)信號(hào)，SLOAD信號(hào)在寫入數(shù)據(jù)期間一直處于低電平狀態(tài)，在此期間SCLOCK信號(hào)表現(xiàn)為時(shí)鐘信號(hào)，其他時(shí)間維持高電平，SDATA的數(shù)據(jù)在SCLOCK的時(shí)鐘上升沿被鎖存；另一種是連續(xù)的串行寫操作，只有一個(gè)8 bit地址位作為首地址，后面依次為以6 bit為一組的數(shù)據(jù)位，每6 bit對(duì)應(yīng)一個(gè)地址，地址以首地址為基準(zhǔn)依次遞增，最終將數(shù)據(jù)寫進(jìn)對(duì)應(yīng)的寄存器，SLOAD在此期間一直為低，直到最后一個(gè)寄存器被裝載。AD9847的配置主要是完成對(duì)CDS采樣信號(hào)的置位、驅(qū)動(dòng)信號(hào)波形、放大器的增益、鉗位電平以及其他功能等的設(shè)置。AD9847基本工作流程為CCD模擬視頻信號(hào)經(jīng)過射隨器之后送給AD9847，在AD9847內(nèi)部首先經(jīng)CDS進(jìn)行相關(guān)雙采樣，消除噪聲干擾，然后通過增益放大再送至ADC進(jìn)行A/D轉(zhuǎn)換，最終將轉(zhuǎn)換后的數(shù)字信號(hào)送至下一步電路進(jìn)行處理。DOUTPHASE寄存器可以設(shè)置輸出數(shù)字信號(hào)的最佳位置。

3 AD9847在成像系統(tǒng)中的應(yīng)用

3.1 寄存器配置

該系統(tǒng)中AD9847與FPGA作為核心，FPGA作為AD9847的上位機(jī)控制AD9847 的工作。AD9847作為AFE又有著無(wú)法替代的優(yōu)勢(shì)，它將很多視頻信號(hào)處理電路集成起來(lái)替代了很多復(fù)雜的分電路。系統(tǒng)中AD9847和FPGA由同步時(shí)鐘控制，上電初始化后FPGA經(jīng)三線串口配置AD9847。AD9847共有164個(gè)寄存器，有些寄存器為雙寬度寄存器，占有兩個(gè)地址，對(duì)于這樣的寄存器必須兩個(gè)地址都寫入數(shù)據(jù)才能使其作用。對(duì)于寄存器中有些數(shù)據(jù)位寬不足6 bit的，在配置時(shí)需補(bǔ)足6 bit。大部分寄存器地址是連續(xù)的，僅有一些不連續(xù)。根據(jù)參考文獻(xiàn)[3]中要求的AD9847寄存器配置的順序，有些地址偏后的寄存器可能需要先配置，這樣就導(dǎo)致有些寄存器只能采用串行寫操作模式，對(duì)于地址連續(xù)的寄存器可采用連續(xù)的串行寫操作模式。故在對(duì)AD9847寄存器配置過程中，將串行寫操作模式和連續(xù)串行寫操作模式結(jié)合起來(lái)，只需注意每個(gè)bit數(shù)據(jù)與SCLOCK對(duì)應(yīng)位置即可。

3.2 驅(qū)動(dòng)電路

系統(tǒng)工作首先需要驅(qū)動(dòng)CCD，為減輕FPGA的負(fù)擔(dān)，AD9847承擔(dān)產(chǎn)生一部分驅(qū)動(dòng)信號(hào)的任務(wù)。HBLK、H1-H4、RG等相關(guān)寄存器可產(chǎn)生所需要的驅(qū)動(dòng)信號(hào)。對(duì)垂直時(shí)鐘H1行空白期間電平極性應(yīng)當(dāng)設(shè)置為低，因?yàn)楹罄m(xù)的電壓轉(zhuǎn)換電路中對(duì)其進(jìn)行了反相，參考文獻(xiàn)[2]中H1信號(hào)波形圖。由FPGA產(chǎn)生的水平轉(zhuǎn)移驅(qū)動(dòng)信號(hào)配合AD9847產(chǎn)生的驅(qū)動(dòng)信號(hào)經(jīng)由電壓轉(zhuǎn)換電路驅(qū)動(dòng)CCD工作。CCD在驅(qū)動(dòng)信號(hào)作用下，輸出模擬視頻信號(hào)如圖2。圖中，1通道為CCD視頻信號(hào)，4通道為H1信號(hào)。

3.3 相關(guān)雙采樣

視頻信號(hào)在AD9847內(nèi)部首先經(jīng)內(nèi)部相關(guān)雙采樣電路對(duì)每個(gè)CCD像素信號(hào)進(jìn)行兩次采樣，以提取視頻信息和抑制低頻噪聲。由于CCD每個(gè)像素的輸出信號(hào)中既包含有光敏信號(hào)，也包含有復(fù)位脈沖電壓信號(hào)，若在光電信號(hào)的積分開始時(shí)和積分結(jié)束時(shí)，分別對(duì)輸出信號(hào)采樣，并且使得兩次采樣的間隔時(shí)間遠(yuǎn)小于時(shí)間常數(shù)RonC(Ron為復(fù)位管的導(dǎo)通電阻)，則這樣兩次采樣的噪聲電壓相差無(wú)幾，而這兩次采樣的時(shí)間又是相關(guān)的[4]。若將兩次采樣值相減，就基本消除了復(fù)位噪聲的干擾，得到信號(hào)電平的實(shí)際有效幅值。通過設(shè)置SHPPOSLOC和SHDPOSLOC寄存器來(lái)決定SHP和SHD的采樣位置，SHP采樣參考電平，SHD采樣有效電平，采樣位置的設(shè)定是得到好的CCD信號(hào)的關(guān)鍵。因AD9847的SHP、SHD均在內(nèi)部產(chǎn)生，外部并沒有輸出管腳，故無(wú)法用示波器顯示采樣信號(hào)。相關(guān)雙采樣時(shí)序如圖3所示。

3.4 箝位及增益放大電路