基于cyclone EP1C6的LED大屏設(shè)計方案

雙端口RAM的配置完全通過在QUARTUS環(huán)境中設(shè)置菜單實現(xiàn)，配置完成后將自動生成一個VHDL文件，描述雙口RAM的內(nèi)部邏輯功能，雙口RAM在整個程序設(shè)計作為一個元件調(diào)用。
基于FPGA的掃描模塊的軟件設(shè)計如下：首先對FPGA總時鐘clk進(jìn)行64分頻得到clk1，clk1的低電平其間FPGA讀取雙口RAM的數(shù)據(jù)，每4個clk周期讀一個16位的數(shù)據(jù)，共讀出16個數(shù)。clk1的高電平期間FPGA進(jìn)行列掃描，每2個clk周期同時輸出16個數(shù)的1位，共32個周期將這16個數(shù)由并轉(zhuǎn)串輸出到16根數(shù)據(jù)線上，由于單片機(jī)寫RAM的速度低于FPGA對數(shù)據(jù)的處理速度，剩下的32個clk周期用于等待單片機(jī)完成一個區(qū)的寫操作。12個clk1周期后，一行的數(shù)據(jù)全部掃描完畢，F(xiàn)PGA輸出一個列鎖存信號給74LS595鎖存這些數(shù)據(jù)，同時輸出行掃描信號和行鎖存信號，接著掃描第二行，由于采用16根數(shù)據(jù)線進(jìn)行隔8行掃描，整個LED電子屏128行只要完成8次行掃描即可，時序如圖6所示。

5 結(jié)束語
通過采用自頂向下的設(shè)計思想，運(yùn)用EDA技術(shù)實現(xiàn)FPGA內(nèi)部雙口RAM的配置和掃描控制電路的設(shè)計，將復(fù)雜的系統(tǒng)設(shè)計集成在一起，只需一片F(xiàn)PGA就可以實現(xiàn)所需的功能，高集成度帶來的不僅是成本降低，還提高了系統(tǒng)的穩(wěn)定性和可靠性。基于 cyclone EP1C6 的LED 大屏設(shè)計方案已成功應(yīng)用于我院的LED圖文發(fā)布電子屏，實踐證明：本系統(tǒng)能以多種播出方式顯示各種字體和型號的文字和圖形信息，與同類設(shè)計相比，畫面清晰、性能穩(wěn)定、操作使用簡單，具有很好的應(yīng)用前景。