嵌入式視頻系統(tǒng)中SDRAM時序控制分析

在高速數(shù)字視頻系統(tǒng)應(yīng)用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲器。

但是，在主芯片與SDRAM之間產(chǎn)生的時序抖動問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機的生產(chǎn)實際應(yīng)用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。

本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內(nèi)置的SDRAM控制器所提供的時序補償機制，設(shè)計了一個方便使用的內(nèi)存時序測試軟件工具，利用這個工具，開發(fā)測試人員可在以AVIA9700為解碼器的數(shù)字電視接收機設(shè)計和生產(chǎn)中進行快速診斷，并解決SDRAM的時序問題。

數(shù)字電視系統(tǒng)

SDRAM時序控制

AVIA9700內(nèi)集成了一個SDRAM控制器，該控制器提供一套完整的SDRAM接口。AVIA9700與SDRAM接口中的控制線、地址線和數(shù)據(jù)線都同步在MCLK時鐘上。圖1是用兩片16位SDRAM組合形成32位數(shù)據(jù)線的典型連接示意圖。

圖1 SDRAM與AVIA9700典型鏈接示意圖

SDRAM控制線

正確讀寫時序條件

AVIA9700解碼芯片訪問SDRAM的時序如圖2所示。

圖2 AVIA9700訪問SDRAM時序示意圖

要正確訪問SDRAM，建立時間和保持時間很關(guān)鍵。建立時間在觸發(fā)器采樣之前，在這段時間，數(shù)據(jù)必須保持有效的時間，否則會產(chǎn)生setup violation；保持時間在解發(fā)器開始采樣之后，數(shù)據(jù)必須保持有效的時間，否則會產(chǎn)生hold violation。因此，要正確讀寫SDRAM的時序條件，需要滿足以下兩個公式：

SDRAM_Setup_time_min T_cycle-control_signal_valid_max-control_signal_Delay_max+ clock_delay_min （1）

SDRAM_Hold_time_min control_signal_valid_min + control_signal_delay_min- clock_delay_m_ax （2）

這里，T_cycle 為SDRAM時鐘周期，Control signal valid為控制信號從時鐘上升沿到輸出有效時間，delay為布線所引起的延時。

對于低頻設(shè)計，線互連和板層的影響很小，可以不考慮。當(dāng)頻率超過50MHz或信號上升時間Tr小于6倍傳輸線延時時，互連關(guān)系必須以傳輸線理論納入考慮之中，而在評定系統(tǒng)性能時也必須考慮PCB板材料的電參數(shù)。由于AVIA9700輸出時鐘信號MCLK工作在108MHz~148.5MHz之間，所以設(shè)計時必須考慮布線延時引起的SDRAM時序問題。