基于C8051F121視頻疊加系統(tǒng)的設(shè)計

0 引言
目前，各種數(shù)字視頻監(jiān)控系統(tǒng)在高速公路、電力、銀行等領(lǐng)域得到了廣泛應(yīng)用。實時圖像跟蹤系統(tǒng)的應(yīng)用也日益廣泛與深入，對它的終端視頻監(jiān)視系統(tǒng)能實時、直觀地反映目標(biāo)跟蹤情況提出更高的要求，因此它的顯示作用也變得尤為重要。數(shù)字視頻監(jiān)控系統(tǒng)常常采用在屏顯示OSD(On Screen Display)技術(shù)來實現(xiàn)人機(jī)界面的交互。實際上，在屏顯示技術(shù)就是在視頻圖像上疊加文字，從而使顯示屏幕能夠為用戶提供更多的附加信息。
隨著數(shù)字技術(shù)和單片機(jī)技術(shù)的高速發(fā)展，大規(guī)?？删幊踢壿嬈骷钠占?，可設(shè)計用一片高性能單片機(jī)，利用現(xiàn)場可編程器件FPGA對采集的視頻數(shù)字圖像做預(yù)處理，完成時序控制邏輯，實現(xiàn)視頻、圖形、字符疊加，經(jīng)融合后的視頻信號實時送給監(jiān)視系統(tǒng)進(jìn)行顯示。

1 系統(tǒng)硬件結(jié)構(gòu)設(shè)計
實現(xiàn)系統(tǒng)功能的基本思路是：以單片機(jī)C8051F121作為主控制芯片，結(jié)合現(xiàn)場可編程門陣列FPGA、高速數(shù)字信號處理器DSP和其他輔助電路，構(gòu)成視頻圖像與跟蹤處理系統(tǒng)。
1．1 硬件系統(tǒng)結(jié)構(gòu)圖
硬件系統(tǒng)組成原理框圖如圖1所示，其主要功能模塊有視頻信號預(yù)處理模塊、高速模數(shù)變換模塊、FPGA數(shù)字處理模塊、數(shù)字圖像存儲器模塊、DSP數(shù)據(jù)分析處理模塊、數(shù)據(jù)通信接口模塊、同步和疊加顯示模塊。

它的工作過程是：由攝像機(jī)輸出的視頻信號經(jīng)嵌位、放大、濾波等預(yù)處理電路，再通過高速模／數(shù)轉(zhuǎn)換器轉(zhuǎn)換為8位數(shù)字信號輸出。同時同步機(jī)對輸入的視頻信號進(jìn)行行、場同步分離，驅(qū)動地址發(fā)生器產(chǎn)生數(shù)字圖像數(shù)據(jù)的存儲地址，數(shù)字圖像數(shù)據(jù)在跟蹤窗口的范圍內(nèi)依照地址產(chǎn)生器的地址按照順序存入圖像采集存儲器。
系統(tǒng)的時序控制采用美國Xilinx公司的FPGA實現(xiàn)。閃存FLASH用作存放開機(jī)自舉的程序機(jī)器碼以及有關(guān)參數(shù)數(shù)據(jù)。SDRAM是容量為512K× 32 b×4 bank的同步動態(tài)存儲器，該存儲器可用作存儲以DMA方式從雙端口存儲器RAM傳輸過來的數(shù)字圖像數(shù)據(jù)。數(shù)字信號處理器DSP執(zhí)行芯片內(nèi)的程序存儲區(qū)的程序，對數(shù)字圖像數(shù)據(jù)進(jìn)行處理，與主機(jī)進(jìn)行數(shù)據(jù)通信等工作。由高速數(shù)字信號處理器DSP和數(shù)字圖像存儲器組成的圖像數(shù)據(jù)分析處理單元對目標(biāo)信號做各種圖像數(shù)據(jù)分析處理，串口部分的作用是實現(xiàn)與主機(jī)的數(shù)據(jù)中轉(zhuǎn)傳輸。處理窗口電路的作用是根據(jù)處理窗口數(shù)據(jù)形成顯示窗口和采集窗口。顯示窗口送至視頻復(fù)合電路供顯示和指示跟蹤效果用；采集窗口為場采集窗口和行采集窗口，可用作選通或形成圖像數(shù)據(jù)的存儲地址。視頻混合電路的作用是將顯示窗口、十字線、字符和圖像信號疊加起來，供監(jiān)視器顯示。
1．2 主要部分功能
1．2．1視頻預(yù)處理
視頻預(yù)處理電路采用Maxim公司的一分四的視頻分配功率放大器MAX4138進(jìn)行視頻信號的放大，以得到更清晰的信號來進(jìn)行視頻處理和顯示。
1．2．2 視頻選擇開關(guān)
本系統(tǒng)中的多路選擇器件選用Maxim公司的4通道高速視頻多路復(fù)用器MAX441，它能根據(jù)不同的工作場合來選擇是紅外視頻還是電視視頻輸入。
1．2．3 同步分離模塊
本系統(tǒng)采用一款由National Semiconductor公司生產(chǎn)的專用視頻同步分離器LM1881，該器件能接收PAL制、NTSC制和SECAM制的全電視信號。輸出復(fù)合同步信號、垂直同步信號、奇偶場信號和色同步脈沖信號。
本設(shè)計視頻輸入是PAL制的全電視信號，LM1881從標(biāo)準(zhǔn)的負(fù)同步PAL視頻信號中分離出有效的行／場同步信號等，并將其送入FPGA以產(chǎn)生系統(tǒng)的各級邏輯控制時序。
1．2．4 FPGA邏輯控制模塊
由于系統(tǒng)中各個芯片的功能相對獨(dú)立，要協(xié)調(diào)這些芯片的運(yùn)作，就需要一片起控制邏輯作用的可編程芯片，為此，選用了Xilinx公司的SPARTAN-Ⅱ系列的XC2S50TQ144芯片，它不僅能滿足系統(tǒng)的控制要求，而且也可以為將來系統(tǒng)的功能擴(kuò)展提供控制邏輯。