新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > GPS自適應(yīng)調(diào)零天線信號處理系統(tǒng)硬件設(shè)計

GPS自適應(yīng)調(diào)零天線信號處理系統(tǒng)硬件設(shè)計

作者: 時間:2012-02-16 來源:網(wǎng)絡(luò) 收藏

摘要 針對抗干擾問題,常用手段是在統(tǒng)中采用自調(diào)零算法來實現(xiàn)抗干擾。結(jié)合該算法文中給出了一種統(tǒng)的實現(xiàn)方案。首先概述調(diào)零的系統(tǒng)結(jié)構(gòu),然后給出統(tǒng)的思路及其功能模塊的實現(xiàn),最后通過實測數(shù)據(jù)驗證模塊可以滿足自調(diào)零算法的要求。
關(guān)鍵詞 自適應(yīng)調(diào)零;硬件;信號系統(tǒng);FPGA

即全球定位系統(tǒng)(Global Positioning System),是一個由覆蓋全球的24顆衛(wèi)星組成的衛(wèi)星系統(tǒng),該系統(tǒng)可實現(xiàn)導(dǎo)航、定位、授時等功能。但GPS信號比較容易受敵方干擾,與之類似,未來我國的北斗二代衛(wèi)星導(dǎo)航系統(tǒng)也會遇到同樣的問題,現(xiàn)在研究GPS抗干擾系統(tǒng)對我國自身的衛(wèi)星導(dǎo)航技術(shù)發(fā)展具有重要的應(yīng)用價值。針對項目需求和背景,結(jié)合抗干擾調(diào)零算法,先給出了數(shù)字調(diào)零的系統(tǒng)結(jié)構(gòu)圖,然后詳細(xì)說明了信號系統(tǒng)及各個模塊的功能與選型,最后通過測試數(shù)據(jù)驗證了信號系統(tǒng)的硬件滿足項目要求。

本文引用地址:http://butianyuan.cn/article/177904.htm

a.jpg


GPS抗干擾系統(tǒng)如采用數(shù)字調(diào)零天線,按信號輸出形式分為射頻輸出和中頻輸出兩種設(shè)計方案。由于當(dāng)前大量投入使用的普通GPS衛(wèi)星接收機(jī)未到淘汰年限,并且沒有抗干擾功能。如果采用射頻輸出的抗干擾調(diào)零天線方案,可以在保持原有接收機(jī)結(jié)構(gòu)條件下,僅替換射頻端就可以實現(xiàn)接收機(jī)的抗干擾功能,具有較高的經(jīng)濟(jì)效益;而最新開發(fā)的GPS接收機(jī)多采用數(shù)字調(diào)零中頻輸出方案,這種方案結(jié)構(gòu)簡單,實現(xiàn)難度低,質(zhì)量穩(wěn)定可靠。文中GPS抗干擾系統(tǒng)采用數(shù)字調(diào)零天線射頻輸出的方案,而中頻輸出方案則可通過修改射頻輸出方案來實現(xiàn)。
GPS數(shù)字調(diào)零天線主要包括射頻模塊和信號處理模塊。射頻模塊負(fù)責(zé)信號的放大和頻率轉(zhuǎn)換以及接口一致性,其中在射頻通道中包括上變頻射頻通道和下變頻射頻通道,下變頻部分是把輸入的L1頻率信號變頻到14 MHz中頻,而上變頻部分是把中頻信號變頻到L1頻率上去;信號處理模塊負(fù)責(zé)實現(xiàn)抗干擾調(diào)零算法及數(shù)據(jù)傳輸。

1 信號處理系統(tǒng)硬件設(shè)計與實現(xiàn)
在信號處理系統(tǒng)硬件設(shè)計之前,需要明確信號處理系統(tǒng)的數(shù)據(jù)流向,首先由7路中頻模擬信號進(jìn)入信號處理系統(tǒng),通過采樣把模擬信號轉(zhuǎn)換成數(shù)字信號,然后經(jīng)過下變頻芯片把中頻信號變?yōu)榛鶐盘?,電平轉(zhuǎn)換后送給FPGA實現(xiàn)抗干擾調(diào)零算法,最后由FPGA發(fā)出信號經(jīng)過電平轉(zhuǎn)換和上變頻,通過數(shù)模轉(zhuǎn)換變成中頻模擬信號送給射頻模塊。

b.jpg


1.1 信號處理器系統(tǒng)
信號處理器是信號處理系統(tǒng)中最重要的芯片,針對抗干擾調(diào)零算法運算量大,并要求輸入數(shù)據(jù)同步的特點,一般有兩種主流解決方案:(1)使用多片通用可編程DSP作為信號處理芯片。(2)使用高性能FPGA作為信號處理芯片。通用多片DSP處理器的優(yōu)勢在于軟件容易修改且算法容易實現(xiàn),而其硬件本身則沒有太大的靈活性。多片DSP同時處理數(shù)據(jù),對整個系統(tǒng)的穩(wěn)定性提出了更高的要求,到達(dá)信號處理器的7路信號,每一路都有16位數(shù)據(jù)和1位時鐘,對于如此多的管腳要求,顯然DSP很難與之無縫連接。如果使用FPGA方案,由于FPGA有豐富的通用I/O管腳,很容易做到無縫連接,并且在FPGA中使用狀態(tài)機(jī)可以實現(xiàn)7路數(shù)據(jù)同步,滿足算法對數(shù)據(jù)同步的要求,高性能的FPGA是在原有的高密度邏輯宏單元基礎(chǔ)上嵌入了許多專用DSP硬件模塊,又滿足了算法對計算量的要求。


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉