電源完整性設(shè)計(jì)1
圖8 級(jí)聯(lián)的非門
寄生電感可能引起電路邏輯錯(cuò)誤,那么如何解決這一問(wèn)題?
圖9展示了一種解決方法。把電容緊鄰器件放置,跨接在電源引腳和地引腳之間。正常時(shí),電容充電,存儲(chǔ)一部分電荷。當(dāng)非門發(fā)生翻轉(zhuǎn)瞬間,電容放電,形成瞬間的浪涌電流,方向如圖9中虛線所示。這樣電路轉(zhuǎn)換所需的瞬態(tài)電流不必再由VCC提供,電容相當(dāng)于局部小電源。因此電源端和地端的寄生電感被旁路掉了,寄生電感在這一瞬間沒(méi)有電流流過(guò),因而也不存在感應(yīng)電壓,這就保證了第一個(gè)非門輸出信號(hào)的邏輯電平值的正確性。
圖9 局部去耦
所需電容可能不是一個(gè),通常是兩個(gè)或多個(gè)電容并聯(lián)放置,減小電容本身的串聯(lián)電感,進(jìn)而減小電容充放電回路的阻抗。電容的擺放、安裝距離、安裝方法、電容選擇等問(wèn)題,本文后面會(huì)詳細(xì)介紹。
很多芯片制造商在參考設(shè)計(jì)中給出的都是這種局部去耦方式,但并不是說(shuō)這種方式就是最優(yōu)的。芯片商關(guān)心的是如何提高他所提供的特定器件的性能,也就是說(shuō),著眼點(diǎn)在器件本身,并沒(méi)有從整個(gè)電路系統(tǒng)的角度來(lái)處理電源去耦的問(wèn)題。有時(shí)你會(huì)發(fā)現(xiàn),對(duì)每一個(gè)的電源和地引腳都單獨(dú)去耦是不現(xiàn)實(shí)的,可能是空間限制,放不下如此多的電容,也可能是成本限制。因此對(duì)于板級(jí)集成的工程師來(lái)說(shuō),除了要熟悉局部去耦的方法外,還要深入研究如何從整個(gè)電源分配系統(tǒng)的角度進(jìn)行電源去耦設(shè)計(jì)。
評(píng)論