一種高電源抑制的基準(zhǔn)源的設(shè)計(jì)

2．3 PSR的仿真
圖6為工藝角tt，vcc=8.5V，t=27℃時(shí)的PSR的仿真，此基準(zhǔn)對(duì)電源干擾的抑制能力較強(qiáng)，4．75V輸出電壓在工作頻率60 k左右時(shí)的PSR達(dá)到了-75．1 dB，能有效抑制由半橋產(chǎn)生的震蕩；而且對(duì)來(lái)自數(shù)字部分的高頻震蕩也有較強(qiáng)的抑制能力。

表1為輸出電壓bg在不同工藝角下的PSR的仿真結(jié)果，本電路在不同工藝角下都能在高電源干擾的芯片中正常工作。

3 結(jié)論
本文通過(guò)結(jié)合LDO與Brokaw基準(zhǔn)核心，設(shè)計(jì)出了高PSR的帶隙基準(zhǔn)，此帶隙基準(zhǔn)輸出的1．186 V電壓的低頻PSR為-145 dB，最高PSR為-36 dB，溫漂可以達(dá)到7．5 ppm，適用于電子鎮(zhèn)流器芯片。本設(shè)計(jì)還優(yōu)化了啟動(dòng)部分，使新的帶隙基準(zhǔn)可以在短時(shí)間內(nèi)順利啟動(dòng)。此電路根據(jù)需要還可以修改基準(zhǔn)核心中的Rc3、Rc4，采用多段電阻分壓方式，以輸出多種參考電壓，方便靈活定制芯片。