高速ADC電源設計方案選擇

本文介紹對于了解高速ADC電源設計至關重要的各種測試測量方法。為了確定轉(zhuǎn)換器對供電軌噪聲影響的敏感度，以及確定供電軌必須處于何種噪聲水平才能使ADC實現(xiàn)預期性能，有兩種測試十分有用：一般稱為電源抑制比（PSRR）和電源調(diào)制比（PSMR）。

　　何謂電源抑制

　　當供電軌上有噪聲時，決定ADC性能的因素主要有兩個，它們是PSRR-dc、PSRR-ac和PSMR。PSRR-dc指電源電壓的變化與由此產(chǎn)生的ADC增益或失調(diào)誤差的變化之比值，它可以用最低有效位（LSB）的分數(shù)、百分比或?qū)?shù)dB （PSR = 20 × log10 （PSRR））來表示，通常規(guī)定采用直流條件。

　　但是，這種方法只能揭示ADC的一個額定參數(shù)隨電源電壓可能會如何變化，因此無法證明轉(zhuǎn)換器的穩(wěn)定性。更好的方法是在直流電源之上施加一個交流信號，然后測試電源抑制性能（PSRR-ac），從而主動通過轉(zhuǎn)換器電路耦合信號（噪聲源）。這種方法本質(zhì)上是對轉(zhuǎn)換器進行衰減，將其自身表現(xiàn)為雜散（噪聲），它會以某一給定幅度提升至超過轉(zhuǎn)換器的噪聲基底值。其意義是表明在注入噪聲和幅度給定的條件下轉(zhuǎn)換器何時會崩潰。同時，這也能讓設計人員了解到多大的電源噪聲會影響信號或加入到信號中。PSMR則以不同的方式影響轉(zhuǎn)換器，它表明當與施加的模擬輸入信號進行調(diào)制時，轉(zhuǎn)換器對電源噪聲影響的敏感度。這種影響表現(xiàn)為施加于轉(zhuǎn)換器的IF頻率附近的調(diào)制，如果電源設計不嚴謹，它可能會嚴重破壞載波邊帶。

　　總之，電源噪聲應當像轉(zhuǎn)換器的任何其它輸入一樣進行測試和處理。用戶必須了解系統(tǒng)電源噪聲，否則電源噪聲會提高轉(zhuǎn)換器噪聲基底，限制整個系統(tǒng)的動態(tài)范圍。

　　電源測試

　　圖1所示為在系統(tǒng)板上測量ADC PSRR的設置。分別測量每個電源，以便更好地了解當一個交流信號施加于待測電源之上時，ADC的動態(tài)特性。開始時使用一個高容值電容，例如100uF非極化電解質(zhì)電容。采用1mH的電感來充當直流電源的交流阻斷器，一般將它稱為“偏置-T”，可以購買采用連接器式封裝的產(chǎn)品。

　　使用示波器測量交流信號的幅度，將一個示波器探針放在電源進入待測ADC的電源引腳上。為簡化起見，將施加于電源上的交流信號量定義為一個與轉(zhuǎn)換器輸入滿量程相關的值。例如，如果ADC的滿量程為2Vpp，則使用200mVpp或-20dB。接下來讓轉(zhuǎn)換器的輸入端接地（不施加模擬信號），查找噪聲基底/FFT頻譜中處于測試頻率的誤差雜散，如圖2所示。若要計算PSRR，只需從FFT頻譜上所示的誤差雜散值中減去–20dB即可。例如，如果誤差雜散出現(xiàn)在噪聲基底的-80dB處，則PSRR為-80dB - （-20dB），即-60dB（PSRR = 誤差雜散（dB）- 示波器測量結(jié)果（dB））。-60dB的值似乎不太正常，但如果換算成電壓，它相當于1 mV/V（或10-60/20），這個數(shù)字對于任何轉(zhuǎn)換器數(shù)據(jù)手冊中的PSRR規(guī)格而言都并不鮮見。

　　下一步是改變交流信號的頻率和幅度，以便確定ADC在系統(tǒng)板中的PSRR特性。數(shù)據(jù)手冊中的大部分數(shù)值是典型值，可能只針對最差工作條件或最差性能的電源。例如，相對于其它電源，+5 V模擬電源可能是最差的。應確保所有電源的特性都有說明，如果說明得不全面，請咨詢廠家。這樣，設計人員將能為每個電源設置適當?shù)脑O計約束條件。

　　請記住，使用LC配置測試PSRR/PSMR時有一個缺點。當掃描目標頻段時，為使ADC電源引腳達到所需的輸入電平，波形發(fā)生器輸出端所需的信號電平可能非常高。這是因為LC配置會在某一頻率（該頻率取決于所選的值）形成陷波濾波器。這會大大增加陷波濾波器處的接地電流，該電流可能會進入模擬輸入端。要解決這一問題，只需在測試頻率造成測量困難時換入新的LC值。這里還應注意，LC網(wǎng)絡在直流條件下也會發(fā)生損耗。記住要在ADC的電源引腳上測量直流電源，以便補償該損耗。例如，+5V電源經(jīng)過LC網(wǎng)絡后，系統(tǒng)板上可能只有+4.8V。要補償該損耗，只需升高電源電壓即可。