新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

作者: 時(shí)間:2011-04-06 來源:網(wǎng)絡(luò) 收藏

實(shí)現(xiàn)軌的受控單調(diào)上升

最后推薦的方案是在啟動(dòng)時(shí)單調(diào)上升,在圖4的上圖所示。

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

大容量電容的容量過大將迫使POL轉(zhuǎn)換器在啟動(dòng)期間進(jìn)入電流限制,進(jìn)而可能使轉(zhuǎn)換器反復(fù)進(jìn)出熱停機(jī)狀態(tài)而永遠(yuǎn)不會(huì)達(dá)到期望的穩(wěn)壓輸出。對(duì)快速啟動(dòng)型線性穩(wěn)壓器而言,一個(gè)很常見的啟動(dòng)問題是,如果輸入在啟動(dòng)時(shí)下降,在輸入電容重新充電之前將暫時(shí)激活該穩(wěn)壓器的欠壓鎖定(UVLO)。這引起該調(diào)解器重復(fù)地短時(shí)停機(jī)然后恢復(fù),導(dǎo)致輸出振蕩并最終鋸齒狀上升到終值。圖5顯示了由一個(gè)樣板電源供電的快速啟動(dòng)型線性穩(wěn)壓器的例子,輸入電源的電壓下降,激活UVLO并停機(jī),該過程重復(fù)進(jìn)行,最終達(dá)到期望的穩(wěn)壓輸出。

只有少數(shù)線性穩(wěn)壓器帶有可以控制啟動(dòng)過程的軟啟動(dòng)功能。在啟動(dòng)時(shí),除非進(jìn)入熱限制或輸入軌電壓被拉下來,這些穩(wěn)壓器向輸出電容提供最高到其電流限定值的充電電流(如圖5所示)。不管是內(nèi)部固定的還是外部可調(diào)的,所有的開關(guān)轉(zhuǎn)換器都帶有某種軟啟動(dòng)。把跟在直流/直流轉(zhuǎn)換器之后的FET用作電流限制開關(guān)可以實(shí)現(xiàn)軟啟動(dòng)。圖6和圖7顯示了此類應(yīng)用的一個(gè)和軟啟動(dòng)的結(jié)果。

線性穩(wěn)壓器和開關(guān)轉(zhuǎn)換器實(shí)現(xiàn)軟啟動(dòng)的常用方案有兩種,即參考電壓控制或電流限制控制。在這兩種方案中,都使用一個(gè)小的外部電容(在皮法到1μF的范圍)來控制軟啟動(dòng)定時(shí)。電壓控制的軟啟動(dòng)通常通過慢慢提升參考電壓來實(shí)現(xiàn)。因?yàn)榉答伃h(huán)迫使該轉(zhuǎn)換器提供足夠的電流使輸出電壓跟隨參考電壓,輸出電壓提升的速度(dv/dt)正比于在軟啟動(dòng)期間提供參考電壓的啟動(dòng)電容。設(shè)定輸出電壓的上升速度所需要的外部電容值由一個(gè)簡(jiǎn)單的定時(shí)方程來決定。假設(shè)突入電流(inrush current)由充電大容量電容CBulk決定,突入電流將是固定的(i = CBulk ??dv/dt),如圖4所示。讓兩個(gè)這類軟啟動(dòng)共享同一個(gè)的軟啟動(dòng)電容可以實(shí)現(xiàn)在本系列論文第一部分所討論的比率(ratiometric)排序。

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

當(dāng)使用電流限制控制的軟啟動(dòng)時(shí),轉(zhuǎn)換器緩慢地或以步進(jìn)方式把電流限制提升到最大值。此時(shí),該轉(zhuǎn)換器看起來像一個(gè)電流源,把一個(gè)慢慢提高的電流提供給負(fù)載。由于電壓反饋環(huán)仍然試圖提供期望的輸出電壓,所以該轉(zhuǎn)換器將提供電流限制和各種熱保護(hù)所允許的最大電流。輸出電壓的提升速率(dv/dt)是輸出電壓的絕對(duì)數(shù)值(即一個(gè)1.2V軌將比3.3V軌提升的更快)、該軌上的阻性和容性裝載以及該轉(zhuǎn)換器的電流限制設(shè)定值的函數(shù)。

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉