寄存器傳輸級的低功耗設(shè)計(jì)方法

圖2a：傳統(tǒng)的設(shè)計(jì)。圖2b：增加了門控時(shí)鐘的設(shè)計(jì)。
在這三項(xiàng)中PTurn大約占電路功耗的80% ，因而這里就只考慮開關(guān)電流ITurn所產(chǎn)生的動態(tài)功耗PTurn。ITurn是這樣產(chǎn)生的：在CMOS電路，當(dāng)輸入為“0”時(shí)，PMOS導(dǎo)通，電源通過PMOS向負(fù)載電容充電；而當(dāng)電路輸入為“1” 時(shí)，負(fù)載電容又會通過NMOS向地放電。ITurn就是不斷對負(fù)載電容充放電所產(chǎn)生的開關(guān)電流。
一個CMOS反相器由開關(guān)電流引起的平均動態(tài)功耗是：PTurn=CLVDD2f
其中，CL是負(fù)載電容，VDD是電路的電壓，f是時(shí)鐘頻率。所以，要想降低電路的功耗就應(yīng)該降低電路的電壓和頻率。

寄存器傳輸級的低功耗設(shè)計(jì)
圖3a：最基本的加法器設(shè)計(jì)。圖3b：采用操作數(shù)隔離方法設(shè)計(jì)的加法器。
寄存器傳輸級的低功耗設(shè)計(jì)方法有很多種，本文只列舉三種最為常用的設(shè)計(jì)方法：門時(shí)鐘、操作數(shù)隔離及存儲器分區(qū)訪問。
1.門控時(shí)鐘
從上面的討論知道，CMOS電路的功耗是和頻率有著密切關(guān)系的，因此動態(tài)的關(guān)閉處于空閑狀態(tài)的時(shí)鐘具有明顯的節(jié)電效果。
圖2a是傳統(tǒng)的設(shè)計(jì)：系統(tǒng)的時(shí)鐘直接接到D觸發(fā)器的時(shí)鐘輸入端，不管什么情況，只要輸入的Clock翻轉(zhuǎn)，觸發(fā)器就會工作，整個系統(tǒng)也一直不斷的運(yùn)行。而圖2b是增加了門控時(shí)鐘的設(shè)計(jì)：當(dāng)系統(tǒng)正常工作時(shí)，譯碼出來的En信號為高，則觸發(fā)器可以正常鎖存數(shù)據(jù)；當(dāng)系統(tǒng)處于空閑狀態(tài)時(shí)，把En信號清零，這樣，由于給觸發(fā)器的Clock一直保持零，不會發(fā)生翻轉(zhuǎn)，所以觸發(fā)器不會鎖存新的數(shù)據(jù)，整個系統(tǒng)被掛起，系統(tǒng)將進(jìn)入低功耗模式。
在電路中加入門控時(shí)鐘很容易，可以用Verilog直接在描述中加入，也可以通過Synopsys的工具PowerCompile自動加入。通過加入門控時(shí)鐘，系統(tǒng)可以有選擇的停止不相關(guān)模塊的時(shí)鐘，以最大程度的節(jié)省動態(tài)功耗。
2.操作數(shù)隔離
這種方法主要是對系統(tǒng)中的算術(shù)、邏輯運(yùn)算模塊進(jìn)行低功耗設(shè)計(jì)，其主要思想就是：在不進(jìn)行算術(shù)、邏輯運(yùn)算的時(shí)候，使這些模塊的輸入保持“0”，不讓操作數(shù)進(jìn)來，輸出結(jié)果不會翻轉(zhuǎn)；而如果進(jìn)行這方面的運(yùn)算時(shí)，再將它們打開。