新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 基于FPGA 的諧波電壓源離散域建模與仿真

基于FPGA 的諧波電壓源離散域建模與仿真

作者: 時間:2011-01-27 來源:網(wǎng)絡(luò) 收藏

3 仿真結(jié)果

利用Matlab /Simulink 軟件和VHS-ADC 仿真平臺,建立完整的諧波電壓源仿真模型。仿真參數(shù):輸入電壓為Uu = Uv = Uw = 220 V;濾波電感L = 0. 05 mH,濾波電容C = 100 μF。電壓環(huán)PI 參數(shù):比例系數(shù)Kp = 13,Ki = 0. 4;電流環(huán)PI 參數(shù):比例系數(shù)Kp = 15,Ki = 0. 2,負(fù)載R = 30 Ω;采樣時間為100 ns,單相額定輸出功率為3 kVA。

穩(wěn)態(tài)下,諧波電壓源輸出的單相基波波形如圖7 所示。因為三相不可控整流提供的直流電壓需要約0. 01 s 才能達(dá)到穩(wěn)定,所以諧波電壓源輸出波形在0. 01 s 之前是逐漸增大的,當(dāng)直流電壓穩(wěn)定后,仿真波形幾乎與期望波形重合。

為了驗證裝置的諧波合成能力,將30 V 4 次諧波疊加到100 V 基波上,如圖8 所示。疊加后的波形在0. 01 s 前逐漸增大,在0. 01 s 后幾乎與期望波形重疊;將所得波形進(jìn)行傅里葉分析,4 次諧波含量為基波的30%,其頻譜分析圖如圖9 所示。

基波輸出波形與期望波形的對比

圖7 基波輸出波形與期望波形的對比。

疊加信號輸出波形與期望波形的對比

圖8 疊加信號輸出波形與期望波形的對比。

疊加波形的頻譜圖

圖9 疊加波形的頻譜圖。

表1 為輸出波形為單次諧波時,總諧波畸變率(THD)的大小。仿真結(jié)果表明,諧波電壓源輸出21 次內(nèi)的單次諧波時,其THD 不會超過1%。

上述仿真結(jié)果說明了諧波電壓源輸出波形具有很高的精度,同時也驗證了諧波電壓源離散域模型的正確性。

表1 諧波電壓源輸出單次諧波時的畸變率。

諧波電壓源輸出單次諧波時的畸變率

4 結(jié)語

分析了諧波電壓源的主電路模型,探討了基于濾波電容電流和負(fù)載電壓瞬時值的雙閉環(huán)PI控制策略,利用VHS-ADC 數(shù)字信號處理系統(tǒng)采樣率高、實時性強(qiáng)、建模靈活等特點,構(gòu)建離散域?qū)崟r仿真控制模型。仿真結(jié)果表明,該設(shè)計方法和離散化模型是正確的,說明了基于FPGA 進(jìn)行諧波電壓源研究的可行性。


上一頁 1 2 3 下一頁

關(guān)鍵詞: 收發(fā)器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉