基于TMS320VC5509與AD7322的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

1．4 DSP模塊

DSP芯片采用Ti公司的TMS320VC5509，它是一種高性能、低功耗、定點(diǎn)數(shù)字信號(hào)處理器，其主要特點(diǎn)如下：

1)最高主頻能夠達(dá)到144MHz，指令周期6．94ns。

2)CPU的內(nèi)部總線結(jié)構(gòu)包括一條程序總線，三條數(shù)據(jù)讀總線，兩條數(shù)據(jù)寫(xiě)總線及用于外設(shè)和DMA控制器的總線。這些總線使得C5509能在一個(gè)時(shí)鐘內(nèi)完成三次數(shù)據(jù)讀操作和兩次數(shù)據(jù)寫(xiě)操作。5509還擁有兩個(gè)乘法累加器(MAC)，每個(gè)累加器都能夠在一個(gè)周期內(nèi)執(zhí)行一個(gè)17bitx17bit的乘法運(yùn)算。

3)128 kx16 Bit的片上ROM，包括64 k Bytes的DARAM(8塊，每塊4 kx16 Bit)，192K Bytes的SARAM(24塊，每塊4 kxl6 Bit)。

4)64 k Bytes的一等待片上ROM(32 k×16 Bit)。

5)最大可尋址8 Mxl6 Bit的外部存儲(chǔ)空間。16位的外部存儲(chǔ)器擴(kuò)展接口可實(shí)現(xiàn)與異步存儲(chǔ)器件(SRAM、EPROM)和同步存儲(chǔ)器件(SDRAM)的無(wú)縫連接。

6)片上外設(shè)包含：

2個(gè)20 Bit的定時(shí)器；

1個(gè)看門(mén)狗定時(shí)器；

1個(gè)六通道的直接存儲(chǔ)器訪問(wèn)控制器(DMA)；

1個(gè)主機(jī)接口(HPI)；

3個(gè)多通道緩沖串行口(Mcbsp)；

2個(gè)多媒體卡(MMC)或安全數(shù)字存儲(chǔ)卡(SD Card)；

1個(gè)可編程的數(shù)字鎖相環(huán)時(shí)鐘發(fā)生器；

7個(gè)通用輸入輸出口(GPIO)和1個(gè)外部標(biāo)志輸出引腳(XF)；

1個(gè)通用串行USB接口(12 Mbps)；

1個(gè)內(nèi)部集成電路模塊(I2C)；

1個(gè)實(shí)時(shí)時(shí)鐘(RTC)；

1個(gè)兩通道的10Bit的逐次逼近式模數(shù)轉(zhuǎn)換器(ADC)。

7)JTAG仿真接口，符合IEEE1941．1標(biāo)準(zhǔn)(JTAG)邊界掃描邏輯。

1．5 A／D轉(zhuǎn)換器和CCD以及DSP的接口設(shè)計(jì)

AD7322在數(shù)據(jù)轉(zhuǎn)換過(guò)程中，采用SCLK引腳上的串行時(shí)鐘用做轉(zhuǎn)換時(shí)鐘和控制從ADC中搬移數(shù)據(jù)的時(shí)鐘。的下降沿使得采樣與保持電路進(jìn)入保持狀態(tài)并使總線為三態(tài)輸出，然后模擬輸入信號(hào)被采樣。一旦轉(zhuǎn)換開(kāi)始，總共需要16個(gè)SCLK時(shí)鐘周期才能完成。在第14個(gè)SCLK的上升沿，采樣與保持電路回到跟蹤模式，在第16個(gè)SCLK的下降沿DOUT腳回到三態(tài)輸出狀態(tài)。如果經(jīng)過(guò)16個(gè)SCLK時(shí)鐘周期，的上升沿到來(lái)，則轉(zhuǎn)換被中止，且DOUT腳回到三態(tài)輸出狀態(tài)。根據(jù)在什么時(shí)候信號(hào)的電平變高，被選擇的相應(yīng)寄存器才有可能被更新。具體的串口時(shí)序如圖3所示。

AD7322與CCD、DSP連接的原理框圖如圖4所示。

具體的連接方法是將CCD的行同步信號(hào)FC接入DSP的通用輸入輸出引腳GPI04腳。將CCD的像元同步信號(hào)SP接入DSP的McBSP幀同步輸入腳FSR，控制每一個(gè)像元的采樣與轉(zhuǎn)換。將DSP的幀同步輸出腳FSX腳接入AD7322的CS腳作為A／D芯片的選通信號(hào)。將DSP的McBSP的時(shí)鐘輸出腳CLKX和時(shí)鐘輸入腳CLKR接至AD7322的串行時(shí)鐘SCLK，保證A／D轉(zhuǎn)換器和McBSP工作在同一時(shí)鐘下。將CCD的模擬輸出信號(hào)U0經(jīng)一個(gè)二階有源低通濾波電路濾波并經(jīng)過(guò)一個(gè)雙運(yùn)放OP2177進(jìn)行驅(qū)動(dòng)后的兩個(gè)輸出接入AD7322的兩個(gè)模擬輸入端VIN0和VIN1。將DSP的數(shù)據(jù)輸出引腳DX接入AD73 22的DIN引腳，作為對(duì)ADC的控制信號(hào)。將AD7322的輸出引腳D0與McBSP的數(shù)據(jù)輸入引腳DR相連。另外，本系統(tǒng)中的AD7322的參考電壓用的是ADC內(nèi)部的參考電壓，所以需要在REFIN／OUT引腳要用一個(gè)680 nF的電容去耦到模擬地。

由于在信噪比和諧波失真有嚴(yán)格要求的情況下，AD7322的模擬輸入必須由一個(gè)低阻抗信源驅(qū)動(dòng)，高阻抗信源很明顯地影響ADC的交流特性。所以本系統(tǒng)中采用一個(gè)雙運(yùn)放OP2177，OP2177是ADI公司生產(chǎn)的高精度、低偏置、低功耗的集成運(yùn)算放大器，片內(nèi)集成了兩個(gè)運(yùn)放，可靈活的組成各類放大和濾波電路。