新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于0.5μm CMOS工藝的一款新型BiCMOS集成運(yùn)算放

基于0.5μm CMOS工藝的一款新型BiCMOS集成運(yùn)算放

作者: 時(shí)間:2011-03-31 來源:網(wǎng)絡(luò) 收藏

式(4)表明,差分放大器具有較高的增益。該增益隨電流的減少而增大;隨MOS管寬長(zhǎng)比的增加而增高;隨兩只管子溝長(zhǎng)高調(diào)制系數(shù)λ的減少而增加,所以設(shè)計(jì)時(shí),應(yīng)盡可能增加溝道長(zhǎng)度,減小λ值,以此來提高的增益。偏置電路用來提供各級(jí)直流偏置電流,它由各種電流源電路組成。圖2為加上偏置電路的差分放大器。

本文引用地址:http://butianyuan.cn/article/187569.htm

4.JPG

圖2中,M5管為恒流源,用于為差分放大器提供工作電流;M6和M7管為恒流源偏置電路,用于為M5提供工作電流。其中,基準(zhǔn)電流為;
3.JPG
圖3為輸出級(jí)的最終結(jié)果,其中M6,M7,M10為偏置,Q4,Q5用來減小交越失真,Q1為輸出級(jí)的緩沖級(jí)。

5.JPG



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉