基于HIP4081的厚膜H橋電機(jī)驅(qū)動電路設(shè)計
加入技術(shù)交流群
3．1 電路工作邏輯時序及電機(jī)運(yùn)動狀態(tài)分析
在圖5中，當(dāng)使能端D1S處于高電平“1”時，無論ALI，BLI是“1”還是“O”，ALO，BLO，AH0，BH0都為“0”，電路處于禁止?fàn)顟B(tài)，電機(jī)停轉(zhuǎn)。當(dāng)使能端DIS處于低電平“O”時，ALl和BLI可通過反相器分別同時接收PWM信號的高電平“1”和低電平“0”。當(dāng)ALl為1，BLI為0時，此時，ALO為1，AHO為0，BLO為O，BHO為1，H橋中的MOS管M1與M4導(dǎo)通，H橋處于圖1狀態(tài)，電機(jī)順時針旋轉(zhuǎn)。當(dāng)ALI為O，BLI為1時，此時，AL0為0，AHO為1，BLO為1，BHO為O，H橋中的MOS管M3與M2導(dǎo)通，H橋處于圖2狀態(tài)，電機(jī)逆時針旋轉(zhuǎn)。當(dāng)ALI，BLI同時為O時，ALO，BLO都為O，AH0，BHO都為1，電機(jī)中沒有電流流過，處于制動狀態(tài)。當(dāng)ALI，BLI同時為1時，AL0，BLO都為1，AHO，BHO都為O，電機(jī)中也沒有電流流過，同樣處于制動狀態(tài)。其邏輯關(guān)系如表2所示。本文引用地址：http://www.butianyuan.cn/article/188830.htm
3．2 死區(qū)時間的考慮
在圖5中，保證H橋上2個同側(cè)的MOS管(M1和M2，M3和M4)不會同時導(dǎo)通非常重要。如果MOS管M1和M2(或M3和M4)同時導(dǎo)通，那么電流就會從電源Vs正極穿過2個MOS管直接回到負(fù)極。此時，電路中除了MOS管外沒有其他任何負(fù)載，因此電路上的電流就可能達(dá)到最大值(該電流僅受電源性能限制)，甚至燒壞MOS管。基于上述原因，在實(shí)際驅(qū)動電路中要使M1與M2或M3與M4在導(dǎo)通時間上有一個延遲，也稱死區(qū)時間。
HIP4081留有HDEL和LDEL兩個端口(見圖4)，用戶通過外接電阻，可根據(jù)實(shí)際電路工作情況，自行定制死區(qū)時間。死區(qū)時間與HDEL／LDEL電阻的關(guān)系如圖6所示。
3．3 效率的考慮
在圖5中，決定驅(qū)動電路效率的主要是以下3個因素：H1P4081的靜態(tài)功耗；Vcc電源的動態(tài)功耗；MOS管的I2R損耗。
由于HIP4081是CMOS器件，第(1)項(xiàng)損耗很小，可忽略不計，第(2)項(xiàng)損耗雖然大一些，但遠(yuǎn)小于(3)項(xiàng)(尤其是滿負(fù)荷輸出時)。而MOS管的I2R由其導(dǎo)通電阻決定，因此選擇合適的M0s管組成H橋電路，可以減少(3)項(xiàng)損耗。該電路選用N溝道HEXFETPower MOSFET IRFPP250N，其導(dǎo)通電阻為O．075 Ω，降低了導(dǎo)通損耗，提高了效率。
3．4 產(chǎn)品結(jié)構(gòu)的考慮
(1)該產(chǎn)品結(jié)構(gòu)采用厚膜混合集成技術(shù)設(shè)計，如圖7所示，在具有高導(dǎo)熱率的AlN陶瓷基板上通過厚膜印燒工藝制作厚膜基板，并通過基板金屬化與焊接技術(shù)，將ALN基板與金屬外殼進(jìn)行焊接，大大提高了電路的導(dǎo)熱能力和功率密度。
(2)在圖7中，產(chǎn)品內(nèi)部全部有源器件采用裸芯片，通過混合集成電路的二次集成工藝技術(shù)，將元器件、ALN厚膜陶瓷基板以及金屬外殼組裝在一起。形成具有全密封金屬外殼、外形尺寸為32 mm×32 mm×7 mm的雙列直插式厚膜混合集成產(chǎn)品，大大縮小了體積，減少了產(chǎn)品內(nèi)部級連和焊點(diǎn)，提高了可靠性。
4 結(jié) 語
這里設(shè)計的厚膜H橋電機(jī)驅(qū)動電路經(jīng)過實(shí)際應(yīng)用表明：該電路不僅安全可靠地實(shí)現(xiàn)了電機(jī)的雙向轉(zhuǎn)動和調(diào)速,提高了驅(qū)動電路和系統(tǒng)的可靠性，而且產(chǎn)品體積小，導(dǎo)熱性能好，效率高，能在惡劣的使用環(huán)境下安全工作，適合軍、民兩用。
評論