新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > FPGA與PCB板焊接的連接問題分析

FPGA與PCB板焊接的連接問題分析

作者: 時(shí)間:2012-10-23 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://butianyuan.cn/article/189821.htm

解決方案:SJ-BIST實(shí)時(shí)檢測(cè)狀態(tài)

在美國銳拓集團(tuán)公司(Ridgetop-Group)的創(chuàng)新發(fā)明之前,沒有很好的,已知的辦法檢測(cè)工作中的的應(yīng)力失效。目前生產(chǎn)制造中使用的目檢,光學(xué),X-光和可靠性測(cè)試等技術(shù)很難奏效,因?yàn)榉从碁殡娦盘?hào)失效的故障在器件沒有加電源的情況下基本上是看不到的。通過對(duì)將要發(fā)生的失效的早期檢測(cè),SJ-BIST支持基于條件(condition-based)的設(shè)備維護(hù)并能減少間歇性失效。其卓越的靈敏度和精確度使SJ-BIST可以在兩個(gè)時(shí)鐘周期內(nèi)發(fā)現(xiàn)和報(bào)告低至100歐姆的高電阻失效而且沒有誤報(bào)警。作為一個(gè)可縮放的解決方案,它可以附加在用戶的現(xiàn)存的測(cè)試中樞,不會(huì)額外增加資源。

銳拓集團(tuán)公司的SJ-BIST是一個(gè)可以授權(quán)使用的知識(shí)產(chǎn)權(quán)內(nèi)核。它的安裝不需要工具和設(shè)備。它是一個(gè)Verilog軟內(nèi)核可以集成在用戶的中,只需在上增加一個(gè)小電容以及在現(xiàn)有的測(cè)試程序中增加一小段代碼。在某些情況下,甚至電容也是不需要的。SJ-BIST會(huì)占用現(xiàn)有的門,250FPGA門就足夠了。

SJ-BIST是汽車,工業(yè)控制和航空航天市場(chǎng)的理想解決方案并且已經(jīng)被戴姆勒-克萊斯勒公司和美國雷神導(dǎo)彈系統(tǒng),NASA,NAVAIR等使用。醫(yī)療器械也是一個(gè)合適的應(yīng)用對(duì)象,包括起搏器,神經(jīng)刺激器和其他靠近心,腦,脊髓等可靠性要求高的設(shè)備。銳拓集團(tuán)公司的電子故障預(yù)測(cè)方案可以在故障出現(xiàn)之前就對(duì)器件進(jìn)行安全更換,提前采取措施,避免重大事故發(fā)生。


上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA PCB 焊接 分析

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉