基于FPGA的高速多路視頻數(shù)據(jù)采集系統(tǒng)

2．4 DMA控制器模塊
DMA控制器負(fù)責(zé)將自定義FIFO接口中的數(shù)據(jù)搬移至存儲(chǔ)區(qū)域，每路視頻數(shù)據(jù)源對(duì)應(yīng)一個(gè)FIFO接口，每個(gè)FIFO接口配有一個(gè)DMA通道，各路視頻數(shù)據(jù)的解碼、存儲(chǔ)互不影響。SOPC系統(tǒng)所支持的DMA控制器IP Core傳輸模式有3種：
①存儲(chǔ)器到存儲(chǔ)器模式。這種情況下需要同時(shí)打開(kāi)發(fā)送通道和接收通道，而且源地址和目標(biāo)地址都是自增。
②存儲(chǔ)器到外設(shè)模式。這種情況下只要打開(kāi)發(fā)送通道，而且源地址自增，目標(biāo)地址固定。
③外設(shè)到存儲(chǔ)器模式。這種情況下只要打開(kāi)接收通道，而且源地址固定，目標(biāo)地址自增。
本系統(tǒng)設(shè)計(jì)中，DMA控制器工作任務(wù)是將自定義外設(shè)存儲(chǔ)接口的數(shù)據(jù)搬移至SDRAM內(nèi)存中，所以采用第3種DMA控制器工作模式，即從外設(shè)到存儲(chǔ)器模式。這種工作模式下，源地址是自定義外設(shè)的地址，是一個(gè)固定地址。而目標(biāo)地址是SDRAM存儲(chǔ)器地址，需要地址自增，在數(shù)據(jù)傳輸過(guò)程中，由DMA控制器自動(dòng)完成目標(biāo)地址自增操作。SOPC系統(tǒng)中的DMA控制器IP Core配置中的DMA寄存器的寬度大小，決定了一次DMA傳輸所能傳輸?shù)臄?shù)據(jù)量大小。本設(shè)計(jì)所需搬移的數(shù)據(jù)量為一幀圖像大小。
2．5 存儲(chǔ)空間設(shè)計(jì)
本系統(tǒng)方案中根據(jù)開(kāi)發(fā)板的資源，將多路采集的視頻數(shù)據(jù)分別存儲(chǔ)在兩塊SDRAM中，SOPC系統(tǒng)中兩塊SDRAM的基地址分別為SDRAM_0_BASE與SDRAM_1_BASE。一塊SDRAM中存儲(chǔ)的每路視頻數(shù)據(jù)間隔RAM_PROTECT_SPACE的地址空間，DATA_SPACE定義了每路視頻數(shù)據(jù)存儲(chǔ)在SDRAM中的預(yù)留空間大小。由此可得第n路視頻數(shù)據(jù)在SDRAM中的存儲(chǔ)空間的地址。
起始地址：DATA_n_START_Addr=BASE_ADDRESS+RAM_PROTECT_SPACE。
結(jié)束地址：DATA_n_END_Addr=DATA_n_START_addr+DATA_SPACE。