基于FPGA的高速多路視頻數(shù)據(jù)采集系統(tǒng)
加入技術交流群
3 系統(tǒng)軟件設計
本方案軟件部分主要為TVP5150芯片初始化、DMA控制器的配置等。軟件結構流程如圖4所示。本文引用地址：http://www.butianyuan.cn/article/190015.htm
4 實驗結果
為檢驗高速多路視頻數(shù)據(jù)采集系統(tǒng)的圖像采集效果，系統(tǒng)外接4路攝像頭同時采集圖像數(shù)據(jù)，在實際視頻數(shù)據(jù)采集過程中，多路視頻圖像顯示連貫流暢。將存儲在SDRAM中的圖像數(shù)據(jù)讀取后，通過后期融合算法，融合成環(huán)境平面圖像，實際多路圖像采集融合效果如圖5所示。
結語
本文基于FPGA設計了一種高速多路視頻數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)通過外接視頻擴展板連接多個視頻攝像頭，通過在FPGA內(nèi)部構建視頻解碼模塊，能夠對每路視頻數(shù)據(jù)并行解碼，提高要求實時性的多路數(shù)據(jù)采集的效率，并可在不更改硬件設計的前提下對編碼格式的數(shù)據(jù)采用不同的解碼模塊。SOPC系統(tǒng)的自定義FIFO接口能夠高速緩存視頻數(shù)據(jù)。通過DMA IP Core的使用，可減少Niosll軟核CPU讀取低速I／O接口數(shù)據(jù)所占用的時鐘周期，提高整個系統(tǒng)的工作效率。
評論