LVDS信號(hào)的PCB設(shè)計(jì)和仿真分析
加入技術(shù)交流群
1．3．2 串?dāng)_
LVDS差分對(duì)之間的間距為小于等于線寬，差分對(duì)之間的間距為>3倍的線寬，這樣可以減少不同LVDS對(duì)之間的信號(hào)耦合，避免引入共模噪聲，同時(shí)在各個(gè)LVDS差分對(duì)的空間可以通過(guò)鋪地，并打過(guò)孔到“GND”層，讓不同1 vds對(duì)之間的等效耦合電容為無(wú)窮小，以減少相互之間的串?dāng)_。
1．3．3 地彈
所謂“地彈”，是指芯片內(nèi)部“地”電平相對(duì)于電路板“地”電平的變化現(xiàn)象。以電路板“地”為參考，就像是芯片內(nèi)部的“地”電平不斷的跳動(dòng)，因此形象的稱之為地彈(Ground Bounce)，在設(shè)計(jì)中，對(duì)于信號(hào)的回流路徑進(jìn)行處理，讓信號(hào)路徑和回流路徑盡量靠近，增大之間的互感，同時(shí)對(duì)于回流路徑要避免分割現(xiàn)象的發(fā)生，去耦電容要盡量靠近信號(hào)的地引腳。
1．3．4 長(zhǎng)度匹配
LVDS信號(hào)頻率可達(dá)到600 MHz以上，所以差分線要求嚴(yán)格等長(zhǎng)，差分對(duì)內(nèi)最好不超過(guò)10 mil，如果頻率低于600 MHz，這個(gè)約束值可以適當(dāng)放寬，但最大應(yīng)不超過(guò)75 mil。不同LVDS對(duì)間的布線最大差值不超過(guò)200 mil。在Cadence16．3的約束設(shè)置中，設(shè)置如表1所示。本文引用地址：http://www.butianyuan.cn/article/190197.htm
1．4 總結(jié)
在高速信號(hào)下載器中，LVTTL轉(zhuǎn)LVDS信號(hào)的轉(zhuǎn)換采用TI的sn55lvds31(發(fā)送)和ss55lvds32(接收)芯片進(jìn)行，最高可以達(dá)到800 Mbit／s的傳輸速率。
根據(jù)設(shè)計(jì)要求，對(duì)于LVDS信號(hào)的布線，總結(jié)出以下基本原則：
(1)LVDS信號(hào)與TTL信號(hào)應(yīng)相互隔離，最好設(shè)置在不同層面上，之間由電源層或地層隔離。
(2)LVDS信號(hào)盡量不要有過(guò)孔，跨平面分割會(huì)造成阻抗不連續(xù)。
(3)差分對(duì)內(nèi)要保持間距一致、平行走線，線間距應(yīng)小于等于線寬。
(4)差分對(duì)間的對(duì)內(nèi)間距保持在10倍以上，差分對(duì)間應(yīng)放置隔離用的接地過(guò)孔，每10～25 mil放置一個(gè)。
(5)SN55LVDS31／32要盡可能靠近接插件，連線距離越短越好。
(6)差分對(duì)應(yīng)等長(zhǎng)走線，以防止信號(hào)問(wèn)相位差導(dǎo)致的電磁輻射。
(7)使用精度為1％的100 Ω表貼電阻，靠近SN55LVDS32輸入端放置(距離不能超過(guò)500 mil，應(yīng)控制在300 mil以內(nèi))，以匹配傳輸線的差分阻抗。
應(yīng)避免90°走線，可使用圓弧或45°折線。
(8)LVDS和TTL電平的電源層、地層應(yīng)分開(kāi)。
2 LVDS信號(hào)仿真分析
仿真主要經(jīng)過(guò)的步驟為，在Tools—Setup Advisor中設(shè)計(jì)電源網(wǎng)絡(luò)和標(biāo)號(hào)，并進(jìn)行ibis模型的分配，在Cadence中Ibis模型通過(guò)Ibs2dml工具轉(zhuǎn)化為可用的數(shù)據(jù)格式，對(duì)于電容、電阻等無(wú)源器件，可以自己建立Espice模型，下面通過(guò)約束管理器進(jìn)行拓?fù)涞奶崛?，?duì)于要提取的網(wǎng)絡(luò)使用SigXplorer工具進(jìn)行，之后即可進(jìn)行各種仿真。提取的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)如圖3所示。
評(píng)論