基于FPGA的超級(jí)電容均壓及充放電設(shè)計(jì)

采用雙向buck／boost電路拓?fù)洌刂撇呗允牵?br /> (1)當(dāng)超級(jí)電容電壓Vc高于電容額定電壓Vcmax時(shí)，封鎖buck充電控制信號(hào)；當(dāng)超級(jí)電容電壓Vc下降到電壓下線Vcmax時(shí)，封鎖boost放電控制信號(hào)。
(2)當(dāng)超級(jí)電容電壓Vc在電壓下限Vcmax與最高電壓Vcmax之間時(shí)，DC／DC變換器能夠進(jìn)行buck充電控制，或boost放電控制：進(jìn)行buck還是boost需要根據(jù)直流母線電壓Vdc、電流Idc來(lái)決定。
(3)直流母線電壓Vdc高于設(shè)定高壓Vdcmax，進(jìn)行buck充電控制；低于設(shè)定低壓Vdcmin，進(jìn)行boost放電控制。母線電壓Vdc介于Vdcmax和Vdcmin之間是不動(dòng)作，既不充電也不放電。

3 控制系統(tǒng)軟件流程
按照上述控制策略，得到如圖4的程序流程圖，其中5kHz逆變?yōu)榫鶋弘娐分械哪孀兤?，采?0％的PWM脈沖波來(lái)實(shí)現(xiàn)，不需要復(fù)雜的控制算法。20kHz升壓模塊完成開(kāi)關(guān)管S1信號(hào)的產(chǎn)生。需要通過(guò)電壓采集電路，得到串聯(lián)電容的總電壓。4個(gè)判斷模塊通過(guò)判斷Vdc和Vc的電壓范圍決定對(duì)電容的充放電控制。