新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于CPLD和MT8880的遠(yuǎn)程控制及播音系統(tǒng)設(shè)計(jì)

基于CPLD和MT8880的遠(yuǎn)程控制及播音系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2011-03-15 來源:網(wǎng)絡(luò) 收藏

  2.2 總線轉(zhuǎn)換電路

  主機(jī)產(chǎn)生的語音信號和雙音頻信號經(jīng)功率放大后輸出至線路變壓器, 再由線路變壓器耦合輸出至三芯總線。為了減少傳輸線芯數(shù), 增長線路的傳輸距離, 可在線路輸出端經(jīng)厄流圈后加載直流24V電源, 這樣可省去終端的供電線路。其總線轉(zhuǎn)換電路的電原理圖如圖3所示。

3.jpg
圖3 總線轉(zhuǎn)換電路電原理圖

  2.3 雙音頻收發(fā)電路

  雙音頻收發(fā)電路可采用芯片來實(shí)現(xiàn)。

  本設(shè)計(jì)采用單端輸入。其中DTMF信號輸入由2腳輸入, 再經(jīng)解碼后由D0~D3輸出至,然后在內(nèi)部經(jīng)邏輯及關(guān)系運(yùn)算, 以產(chǎn)生相應(yīng)的控制操作信號。DTMF輸出由掃描鍵盤后, 可用于判斷當(dāng)前的控制狀態(tài), 以產(chǎn)生相應(yīng)的編碼, 然后由D0~D3輸出至。其中D0~D3、@、RS0 為MT8880 與CPLD 的接口, @ 為MT8880輸入時(shí)鐘, RS0為寄存器選擇, D0~D3為輸入輸出總線。DTMF收發(fā)電路的電原理圖如圖4所示。

4.jpg
圖4 MT8880收發(fā)電路電原理圖

  3 CPLD部分設(shè)計(jì)

  系統(tǒng)DTMF收發(fā)程序及現(xiàn)場狀態(tài)程序設(shè)計(jì)圖如圖5所示。valid有效時(shí), 即有鍵盤觸發(fā)信號輸入, 此時(shí)DTMF收發(fā)程序開始發(fā)送輸入編碼; 若Valid無效, 則DTMF收發(fā)程序處于收狀態(tài)。ZY為總線的占用控制, ZY有效, 本機(jī)不能開機(jī); ZY無效, 本機(jī)可對總線進(jìn)行讀寫操作。S1為收到有效編碼信號產(chǎn)生的觸發(fā)信號; Pri [0] 為本機(jī)優(yōu)先級設(shè)置位。

5.jpg

圖5 部分CPLD程序設(shè)計(jì)圖



關(guān)鍵詞: CPLD 8880 MT 遠(yuǎn)程控制

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉