基于CPCI總線(xiàn)的通用FPGA信號(hào)處理板的設(shè)計(jì)
作者：
時(shí)間：2009-11-27
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
輸入時(shí)寬帶寬積為1 028的線(xiàn)性調(diào)頻信號(hào)，系統(tǒng)實(shí)測(cè)脈壓實(shí)部虛部以及模值，如圖9所示。本文引用地址：http://www.butianyuan.cn/article/191878.htm
把實(shí)測(cè)數(shù)據(jù)導(dǎo)人Matlab進(jìn)行分析，得到主副比為-42．38 dB，滿(mǎn)足了系統(tǒng)的要求，如圖10所示。
通用信號(hào)處理板實(shí)物圖，如圖11所示。
3 結(jié)束語(yǔ)
文中設(shè)計(jì)的基于CPCI總線(xiàn)的通用FPGA信號(hào)處理板，具有龐大的數(shù)據(jù)處理能力和高實(shí)時(shí)性，在實(shí)際應(yīng)用中實(shí)現(xiàn)了數(shù)字下變頻，大時(shí)寬帶寬積數(shù)字脈沖壓縮等功能。不用過(guò)多考慮硬件設(shè)計(jì)問(wèn)題，只要根據(jù)通用信號(hào)處理板上的資源情況，將設(shè)計(jì)任務(wù)合理地配置到板上各處理單元中，就可提高系統(tǒng)的可靠性，縮短設(shè)計(jì)周期。這對(duì)于數(shù)據(jù)處理要求高、實(shí)時(shí)性強(qiáng)、數(shù)據(jù)量大、處理算法復(fù)雜多變的雷達(dá)信號(hào)處理系統(tǒng)，有著重要的實(shí)際意義。
評(píng)論