基于FPGA的等位移多點(diǎn)采樣硬幣識(shí)別研究
加入技術(shù)交流群
2．1 系統(tǒng)原理
圖2為系統(tǒng)原理框圖。在幣道的不同位置安裝有幾個(gè)光電傳感器，通過(guò)基于FPGA的脈沖寬度測(cè)量，可檢測(cè)得到硬幣通過(guò)幣道中光電傳感器之問(wèn)距離的間隔時(shí)間。通過(guò)FPGA的高速數(shù)據(jù)處理，可得到硬幣的直徑、硬幣通過(guò)幣道時(shí)的加速度，并得到硬幣進(jìn)行等位移多點(diǎn)采樣的采樣時(shí)刻。當(dāng)硬幣通過(guò)檢測(cè)線圈時(shí)，就進(jìn)行基于 FPGA的多倍周期同步測(cè)頻。再由FPGA對(duì)數(shù)據(jù)進(jìn)行高速處理，得到硬幣的特征參數(shù)，再把該特征參數(shù)和E2PROM中的硬幣特征值進(jìn)行比較，就可以判別硬幣的幣值和真?zhèn)巍?/p>本文引用地址：http://butianyuan.cn/article/191954.htm
2．2 基于FPGA的間隔時(shí)間測(cè)量
圖3為基于FPGA的間隔時(shí)間測(cè)量原理示意圖，A，B，C三點(diǎn)為光電檢測(cè)點(diǎn)。當(dāng)硬幣通過(guò)光電檢測(cè)點(diǎn)時(shí)，光電檢測(cè)電路的輸出由低電平跳變?yōu)楦唠娖?。圖4為硬幣通過(guò)幣道時(shí)A，B，C三個(gè)光電傳感器的輸出波形。
圖4中，ta為硬幣前沿通過(guò)A點(diǎn)到硬幣后沿經(jīng)過(guò)A點(diǎn)的間隔時(shí)間；tb為硬幣前沿通過(guò)A點(diǎn)到硬幣前沿通過(guò)B點(diǎn)的間隔時(shí)間；tc為硬幣前沿通過(guò)B點(diǎn)到硬幣前沿通過(guò)C點(diǎn)的間隔時(shí)間。
光電傳感器的輸出接到FPGA，由FPGA對(duì)標(biāo)準(zhǔn)頻率信號(hào)進(jìn)行計(jì)數(shù)，不難測(cè)得硬幣通過(guò)幣道時(shí)的間隔時(shí)間ta，tb，tc。在本設(shè)計(jì)中，F(xiàn)PGA的時(shí)鐘頻率為100 MHz，即標(biāo)準(zhǔn)頻率信號(hào)為100 MHz。經(jīng)過(guò)實(shí)際檢測(cè)，ta，tb，tc的最小時(shí)間為0．01 s，則可估算出最大測(cè)量誤差為：
可見(jiàn)有足夠高的精確度。
2．3 硬幣直徑檢測(cè)
通過(guò)光電傳感器實(shí)現(xiàn)硬幣直徑及通過(guò)幣道的加速度的檢測(cè)。如圖3，在幣道的A點(diǎn)、B點(diǎn)和C點(diǎn)分別安裝光電收發(fā)器。AB點(diǎn)和BC點(diǎn)的距離相等且為s。
硬幣通過(guò)幣道時(shí)做勻加速度運(yùn)動(dòng)，設(shè)加速度為a，下面通過(guò)由FPGA高速檢測(cè)得到的ta，tb，tc以及光電傳感器之間的距離s來(lái)求加速度a，并求出硬幣的直徑d。
設(shè)硬幣的前沿通過(guò)A點(diǎn)，B點(diǎn)，C點(diǎn)的速度分別為vA，vB，vc，則有：
評(píng)論