用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法

0 引言

短波信道存在多徑時(shí)延、多普勒頻移和擴(kuò)散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測(cè)試短波通信設(shè)備的性能，通常需要進(jìn)行大量的外場(chǎng)實(shí)驗(yàn)。相比之下，信道模擬器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類(lèi)似的性能測(cè)試，而且測(cè)試費(fèi)用少、可重復(fù)性強(qiáng)，可以縮短設(shè)備的研制周期。所以自行研制信道模擬器十分必要。

信道模擬器可選用比較有代表性的 Watterson 信道模型 ( 即高斯散射增益抽頭延遲線模型 ) ，其中一個(gè)重要環(huán)節(jié)就是快速產(chǎn)生高斯白噪聲序列，便于在添加多普勒擴(kuò)展和高斯白噪聲影響時(shí)使用。傳統(tǒng)的高斯白噪聲發(fā)生器是在微處理器和 DSP 軟件系統(tǒng)上實(shí)現(xiàn)的，其仿真速度比硬件仿真器慢的多。因此，選取 FPGA 硬件平臺(tái)設(shè)計(jì)高斯白噪聲發(fā)生器可以實(shí)現(xiàn)全數(shù)字化處理，同時(shí)測(cè)試費(fèi)用少、可重復(fù)性強(qiáng)、實(shí)時(shí)性好、速度快，能較好地滿足實(shí)驗(yàn)需求。

本文提出了一種基于 FPGA 的高斯白噪聲序列的快速產(chǎn)生方案。該方案根據(jù)均勻分布和高斯分布之間的映射關(guān)系，采用適合在 FPGA 中實(shí)現(xiàn)的折線逼近法。該方法實(shí)現(xiàn)簡(jiǎn)單，快速且占用的硬件資源少，而且采用 VHDL 語(yǔ)言編寫(xiě)，可移植性強(qiáng)，并可靈活地嵌入調(diào)制解調(diào)器中使用。

1 均勻分布隨機(jī)數(shù)發(fā)生

1.1 m 序列發(fā)生器

偽隨機(jī)噪聲具有類(lèi)似隨機(jī)噪聲的一些統(tǒng)計(jì)特性，且便于重復(fù)產(chǎn)生和處理，因此獲得了廣泛的應(yīng)用。 m 序列就是一種常用的偽隨機(jī)序列，該序列又被稱作最長(zhǎng)線性反饋移存序列。 m 序列是由線性反饋移位寄存器產(chǎn)生的周期最長(zhǎng)的一種序列。如果選用 n 級(jí)線性反饋移位寄存器，則 m 序列的周期為 (2n-1) 。對(duì)于 m 序列來(lái)說(shuō)，將 n 級(jí)線性反饋移位寄存器狀態(tài)看成無(wú)符號(hào)整數(shù)，則狀態(tài)的取值范圍為 1 ～ (2n-1) ，并且在 m 序列的一個(gè)周期內(nèi)，移位寄存器的每種狀態(tài)都會(huì)出現(xiàn)且只出現(xiàn)一次，但要注意線性反饋移位寄存器的初始狀態(tài)設(shè)定為非零值，并且在給定任意非零初始狀態(tài)時(shí)， m 序列的周期都不變。顯然，移位寄存器的狀態(tài)值是服從均勻分布隨機(jī)數(shù)。制作 m 序列發(fā)生器時(shí)，線性反饋移位寄存器的反饋線連接情況可通過(guò)查找本原多項(xiàng)式來(lái)得到 ( 系數(shù)為 1 表示對(duì)應(yīng)位有反饋線連接，為 0 表示對(duì)應(yīng)位無(wú)反饋線連接 ) 。所以，線性反饋移位寄存器反饋線的數(shù)目以及模 2 加法器的數(shù)目直接決定于本原多項(xiàng)式的項(xiàng)數(shù)。為降低硬件資源的消耗，設(shè)計(jì)時(shí)可選取項(xiàng)數(shù)少的本原多項(xiàng)式。為了使偽隨機(jī)序列的周期足夠長(zhǎng)以滿足設(shè)計(jì)要求，采用的本原多項(xiàng)式為： x18+x7+1 ，即用一個(gè) 18 級(jí)線性反饋移位寄存器就可產(chǎn)生周期為 (218-1) 的 m 序列。其連線如圖 1 所示。

1.2 降低相關(guān)性模塊