新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 采用EPM7032實(shí)現(xiàn)自動(dòng)交通控制系統(tǒng)

采用EPM7032實(shí)現(xiàn)自動(dòng)交通控制系統(tǒng)

作者: 時(shí)間:2006-11-09 來源:網(wǎng)絡(luò) 收藏
隨著微電子技術(shù)的迅猛發(fā)展,可編程邏輯器件從20世紀(jì)70年代發(fā)展至今,其結(jié)構(gòu)、工藝、集成度、功能、速度、性能等方面都在不斷的改進(jìn)和提高;另外,電子設(shè)計(jì)化EDA技術(shù)的發(fā)展又為可編程邏輯器件的廣泛應(yīng)用提供了有力的工具。目前,在數(shù)字系統(tǒng)設(shè)計(jì)中,已經(jīng)可以借助EDA工具通過軟件編程對(duì)可編程邏輯器件的硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu),從而使得硬件設(shè)計(jì)兼有軟件設(shè)計(jì)的靈活性和便捷性。本文介紹一種用Altera公司的可編程邏輯器件,在MAX+PlusⅡ開發(fā)環(huán)境下采用VHDL語言以及ByteBlaster在線可編程技術(shù)來實(shí)現(xiàn)的方法。該設(shè)計(jì)中采用的自頂向下的設(shè)計(jì)方法同樣適用于復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)。

1 器件的結(jié)構(gòu)特點(diǎn)

1.1 器件的結(jié)構(gòu)

可編程邏輯器件EPM7032是基于Altera公司第二代多陣列矩陣(MAX)結(jié)構(gòu),并采用先進(jìn)的CMOSEEPROM技術(shù)制造的。該器件由邏輯陣列塊(LAB)、可編程連線陣列(PIA)和I/O控制塊等部分組成。其結(jié)構(gòu)如圖1所示。

EPM7032中的每個(gè)邏輯陣列塊由16個(gè)宏單元陣列組成,其中多個(gè)邏輯陣列塊通過可編程連線陣列連接在一起。PIA全局總線可由所有的專用輸入、I/O引腳以及宏單元饋入信號(hào)之中。EPM7032的宏單元可以單獨(dú)地配置成時(shí)序邏輯或組合邏輯工作方式。每個(gè)宏單元又由邏輯陣列、乘積項(xiàng)選擇矩陣和可編程寄存器等三個(gè)功能塊組成。

通過可編程連線陣列可把各個(gè)LAB相互連接起來以構(gòu)成所需的邏輯。同時(shí),通過在PIA上布線,也可把器件中任一信號(hào)源連接到其目的地。

I/O控制塊允許每個(gè)I/O引腳單獨(dú)地配置為輸入、輸出和雙向工作方式。所有I/O引腳都有一個(gè)三態(tài)緩沖器。它們由兩個(gè)專用的低電平有效的輸出使能引腳OE1和OE2來控制。

1.2 EPM7032器件的性能特點(diǎn)

可編程邏輯器件EPM7032的主要特點(diǎn)如下:
●邏輯密度為600個(gè)可用門;
●EPM7032器件可100%模仿TTL,并可將SSI、MSI和LSI的邏輯功能高密度的集成,它也可以集成從PAL、GAL、22V10到MACH和PLSI器件的多種可編程邏輯器件;
●引腳到引腳的邏輯延遲為5.0ns,計(jì)數(shù)器工作頻率達(dá)178.6MHz;
●可編程宏單元觸發(fā)器具有專用清除、置位、時(shí)鐘和時(shí)鐘使能控制;
●可編程的擴(kuò)展乘積項(xiàng)分配允許向每個(gè)宏單元提供多達(dá)32個(gè)乘積項(xiàng);
●電源電壓為3.3V或5.0V;
●遵守PCI規(guī)定;
●采用CMOSEEPROM單元實(shí)現(xiàn)邏輯功能,可實(shí)現(xiàn)各種各樣的、獨(dú)立的組合邏輯和時(shí)序邏輯功能,在設(shè)計(jì)開發(fā)和調(diào)試階段,可快速而有效地對(duì)該器件反復(fù)編程;
●可通過JTAG接口實(shí)現(xiàn)在線編程,并能保證可編程擦除100次以上;
●帶有可編程保密位,可全面保護(hù)專利設(shè)計(jì);
●Altera公司的MAX+PLUSⅡ(Multiple ArrayMatrix and Programmable Logic User System)開發(fā)系統(tǒng)可對(duì)該器件提供軟件設(shè)計(jì)支持。

2的設(shè)計(jì)與實(shí)現(xiàn)

2.1自動(dòng)的設(shè)計(jì)

本設(shè)計(jì)采用自頂向下(TOP-TO-DOWN)的設(shè)計(jì)方法。該方法是一種從抽象到具體,從高層次到低層次逐步求精的分層次、分模塊的設(shè)計(jì)方法,它是數(shù)字系統(tǒng)中最常用的一種設(shè)計(jì)方法,也是基于復(fù)雜可編程器件進(jìn)行系統(tǒng)設(shè)計(jì)的主要方法。該方法首先從整體上規(guī)劃了整個(gè)系統(tǒng)的功能和性能,然后對(duì)系統(tǒng)進(jìn)行劃分,以將其分解為規(guī)模較小、功能較為簡(jiǎn)單的局部模塊,并確定他們之間的相互關(guān)系。這種劃分過程可以不斷地進(jìn)行下去,直到劃分所得到的單元可以映射到物理層為止。

本文通過自動(dòng)交通控制系統(tǒng)的具體設(shè)計(jì)介紹了如何用該方法進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì),此設(shè)計(jì)方法同樣適用于復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)。

十字路口的交通燈指揮著行人和各種車輛的安全運(yùn)行。實(shí)現(xiàn)交通燈的自動(dòng)指揮是城市交通管理自動(dòng)化的重要課題。本設(shè)計(jì)的自動(dòng)交通控制系統(tǒng)的工作過程是:一般情況下,如果主干道和支干道均無車輛要求通行,應(yīng)該保證主干道綠燈亮,支干道紅燈亮。此時(shí),若支干道有車輛要求通行,則應(yīng)允許支干道車輛通行;若主干道和支干道均有車輛要求通行,則應(yīng)先保證主干道通行30秒鐘后,才允許支干道通行。在允許支干道車輛通行前,應(yīng)先使主干道黃燈亮5秒鐘,支干道紅燈保持5秒鐘后,才變成主干道紅燈亮,同時(shí)使支干道綠燈亮。在支干道保持暢通時(shí),若主干道無車輛要求通行,則支干道始終保持暢通;如果此時(shí)支干道無車輛要求通行,則應(yīng)立刻準(zhǔn)備使主干道通車,支干道禁止通行;若此時(shí)主干道有車輛要求通行,并且支干道通行時(shí)間已超過20秒,則應(yīng)準(zhǔn)備使主干道通行。在允許主干道通行前,應(yīng)先使支干道的黃燈亮5秒,主干道紅燈保持5秒鐘后,變成主干道綠燈亮,同時(shí)使支干道紅燈亮。

據(jù)此工作過程得出的系統(tǒng)框圖如圖2所示。其中傳感器部分的作用是通過在主干道和支干道上所設(shè)的傳感器來檢測(cè)主、支干道上是否有車輛要求通過十字路口。主、支干道上的傳感器發(fā)出的信號(hào)分別用Sa和Sb表示,Sa和Sb為‘1’,表示有車輛要求通行,否則無車輛通行要求。時(shí)鐘電路用來為系統(tǒng)提供一個(gè)穩(wěn)定的clk秒脈沖信號(hào),以供計(jì)時(shí)和系統(tǒng)的同步控制。定時(shí)器電路在控制器提供的計(jì)時(shí)信號(hào)cnt和清零信號(hào)cr的作用下完成定時(shí)功能,并向控制器提供5s、20s和30s的計(jì)時(shí)信號(hào)??刂破鞯脑O(shè)計(jì)是本系統(tǒng)的核心,其作用是根據(jù)傳感器和定時(shí)器提供的信號(hào)來判斷、調(diào)整和控制整個(gè)系統(tǒng)的狀態(tài),并控制定時(shí)電路的工作,同時(shí)提供適當(dāng)?shù)臒艄饪刂菩盘?hào)。其中控制主、支干道上紅、黃、綠燈的信號(hào)分別用R、Y、G和r、y、g表示;其值為‘1’表示燈亮,為‘0’表示燈滅。

該自動(dòng)交通控制系統(tǒng)實(shí)際上是一個(gè)控制型的數(shù)字系統(tǒng),根據(jù)其工作過程得出的該系統(tǒng)的詳細(xì)算法流程圖如圖3所示。

圖3 自動(dòng)交通控制系統(tǒng)算法流程圖

2.2自動(dòng)交通控制系統(tǒng)的實(shí)現(xiàn)

本設(shè)計(jì)的開發(fā)環(huán)境采用Altera公司的MAX+PlusⅡ軟件工具。MAX+PLUSⅡ是一種集設(shè)計(jì)輸入、編譯、仿真、綜合、器件編程等功能于一體的完全集成化、易學(xué)易用的可編程邏輯設(shè)計(jì)軟件。該軟件允許設(shè)計(jì)人員自由選擇設(shè)計(jì)輸入的方法和工具,設(shè)計(jì)人員無需詳細(xì)了解器件內(nèi)部的復(fù)雜結(jié)構(gòu),只需選擇自己熟悉的設(shè)計(jì)方法和工具就可進(jìn)行設(shè)計(jì)輸入。該軟件提供了一種真正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計(jì)環(huán)境,它支持不同結(jié)構(gòu)的器件,如FLEX、MAX及CLASSIC系列器件等。這樣,根據(jù)算法流程圖就可很容易地設(shè)計(jì)出VHDL源文件,然后輸入到MAX+PlusII軟件中進(jìn)行調(diào)試、仿真,其仿真結(jié)果如圖4所示。通過仿真波形和時(shí)序分析等功能可以驗(yàn)證設(shè)計(jì)的正確性,并能迅速地在不改變硬件電路的情況下修改設(shè)計(jì),因而可大大縮短設(shè)計(jì)周期,提高效率。當(dāng)確認(rèn)設(shè)計(jì)無誤后,可將生成的可配置文件通過Altera公司的編程電纜ByteBlaster裝入到可編程邏輯器件EPM7032,然后通過調(diào)試即可完成整個(gè)設(shè)計(jì)。

圖4 自動(dòng)交通控制系統(tǒng)仿真波形圖



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉