帶GPS授時的TMS320F2812數(shù)據(jù)采集系統(tǒng)

3.1 ADS8361與TMS320F2812接口電路設計

TMS320F2812處理器提供多通道緩沖串口(McBSP)和串行外設接口(SPI)，兩種串口都可以與ADS8361接口。根據(jù)設計的需要，本系統(tǒng)采用的是McBSP的接口擴展方式。在ADS8361與TMS320F2812的接口硬件設計時，為避免數(shù)據(jù)信號產生振鈴，特意考慮在DSP與 ADS8361之間增加吸收電阻。由于TMS320F2812只有一個McBSP接口，因此必須將ADS8361設置在模式2和模式4。 TMS320F2812與ADS8361的硬件接口電路如圖4所示，ADS8361的CLOCK、(RD+CONVST)和SDA引腳分別連接到 McBSP的CLKX、(FSX+FSR)和DR引腳。由于McBSP上只連接一個A／D轉換芯片，片選信號(CS)直接接地，如果需要擴展多個A／D轉換芯片，則可以采用GPIO控制片選信號；同時使用通用I／O控制ADS8361的工作模式，使M0=0，M1=1；DX控制ADS8361的通道選擇。

3.2 模擬輸入信號調理電路的設計

電力系統(tǒng)的相電流和相電壓分別經過CT和PT變換后，輸出為標準±10 V的模擬電壓信號。此模擬電壓信號需要經過前端的低通濾波器，濾除不必要的高頻噪聲信號，以及將模擬輸入信號范圍由±10 V變換成后端A／D所能接受的信號范圍。每一路的模擬調理電路如圖5所示。

4 USB接口通信電路部分

通信電路采用USB接口，USB接口芯片選用Cypress公司的CY7C68001。CY7C68001與TMS320F2812的連接電路如圖6所示。

CY7C68001作為TMS320F2812的外設，采用異步存儲器接口與TMS320F2812相連接，上位PC機可以喚醒CY7C68001，也可以配置USB芯片。USBCS是CY7C68001的片選信號線，在USBCS為低電平時，CY7C68001采用異步讀寫方式完成二者之間的數(shù)據(jù)和命令的交換。

CY7C68001有兩種對外接口，分別是FIFO數(shù)據(jù)接口和命令口。數(shù)據(jù)采集系統(tǒng)將這兩種對外接口配置在地址范圍是0x004000～0x004004 的空間，分配如表2所列。TMS320F2812通過CY7C68001的FIFO數(shù)據(jù)接口可以訪問4個1 KB的FIFO中的數(shù)據(jù)，而FIFO數(shù)據(jù)接口的選擇是通過控制地址線A[2：0]來實現(xiàn)的。當TMS320F2812的地址線A[2：0]為100B時，選中CY7C68001的命令口，然后通過命令口可以訪問37個寄存器、Endpoint0緩沖器(64字節(jié)FIFO)和描述表(500字節(jié)FIFO)等。如果將Endpoint0緩沖器和描述表也看成寄存器，那么單個命令口內含了眾多的寄存器，對這些寄存器進行讀／寫訪問采用二次尋址方式，即首先通過命令口將要尋址的寄存器子地址和操作類型(讀操作或寫操作)寫入，然后再通過命令口將數(shù)據(jù)讀出或寫入相應的寄存器。

CY7C68001還有一個中斷信號USBINT和4個狀態(tài)信號(USBREADY、FLAGA、FLAGB、和FLAGC)。中斷信號USBINT占用 TMS320F2812的外部中斷XINT1，狀態(tài)信號USBREADY、FLAGA、FLAGB和FLAGC配置在另一個擴展的寄存器中， TMS320F2812可對其進行查詢，從而得到USB的狀態(tài)。USB芯片的WAKEUP也配置在另一個擴展的寄存器中，TMS320F2812通過對這個寄存器的寫操作達到喚醒USB的目的。