Kinetis微控制器eDMA和I2S的音頻接口設計

摘要：本文給出基于Kinetis MK60N512微控制器和16位／24位音頻數(shù)模轉(zhuǎn)換器MAX5556的立體聲音頻接口設計。MK60N512由I2S總線向MAX55 56傳輸音頻數(shù)據(jù)，輸出音頻信號經(jīng)有源濾波器進行濾波，保證音頻質(zhì)量的同時提高其帶負載能力。由MK60N512內(nèi)部高性能可編程的增強型DMA向I2S模塊傳送音頻數(shù)據(jù)，減輕微控制器內(nèi)核的負擔。
關(guān)鍵詞：Kinetis；MK60N512；MAX5556；增強型DMA；I2S總線

引言
MK60N512是飛思卡爾公司Kinetis系列微控制器集成度最高的芯片，它基于ARM Cortex—M4內(nèi)核，具有功耗低、性能高、成本低的特點，旨在為嵌入式音頻、汽車電子和電源管理等提供靈活的解決方案。MAX5556是美信公司一款低功耗、立體聲音頻數(shù)／模轉(zhuǎn)換器(DAC)，支持標準I2S總線協(xié)議，采樣精度最高可達24位，采樣率為2～50 kHz。采用∑-△調(diào)制技術(shù)，能夠?qū)α炕肼曔M行有效整形，減小量化噪聲。
音頻處理系統(tǒng)中，采用DMA實現(xiàn)音頻數(shù)據(jù)在微控制器內(nèi)的傳輸，能減少內(nèi)核的參與，降低內(nèi)核負擔。系統(tǒng)的數(shù)據(jù)傳輸通道如圖1所示，音頻信號暫存在緩存區(qū)中，由DMA傳輸?shù)絀2S總線模塊的發(fā)送電路。為了保持音頻信號的連續(xù)性，采用“乒乓RAM”設計緩存。圖中A／B表示乒乓RAM的編號。

發(fā)送電路和接收電路均有兩個FIFO，寬度為32位，深度為15。對發(fā)送數(shù)據(jù)寄存器TX0／TX1和接收數(shù)據(jù)寄存器RX0／RX1的寫入與讀取可以訪問這些FIFO。發(fā)送邏輯將TX FIFO中的數(shù)據(jù)轉(zhuǎn)移出來，裝入發(fā)送串行移位器TXSR，然后從STXD端口串行發(fā)送；接收邏輯將數(shù)據(jù)從輸入的數(shù)據(jù)幀中轉(zhuǎn)移出來后，將它們放入接收RXFIFO的入口。當TX FIFO中空缺數(shù)目或RX FIFO數(shù)據(jù)達到設定的數(shù)目時，會觸發(fā)中斷或者DMA傳輸。
1．2 eDMA
MK60N512的eDMA高度可編程，數(shù)據(jù)傳輸高度優(yōu)化而幾乎不需要CPU內(nèi)核干預。與普通的DMA不同，eDMA的傳輸由主循環(huán)(Major Loop)和輔循環(huán)(MinorLoop)組成。主循環(huán)由外設自動觸發(fā)，每次主循環(huán)結(jié)束后源地址、目的地址都會按照TCDn_SOFF、TCDn_DOFF寄存器中的值自動偏移而不需要CPU去修改。除了所有傳輸結(jié)束后產(chǎn)生中斷申請外，eDMA還支持“半中斷”，即主循環(huán)完成總循環(huán)次數(shù)一半時產(chǎn)生中斷申請，這特別適合“乒乓RAM”設計。

2 MAX5556介紹
2．1 引腳定義和內(nèi)部結(jié)構(gòu)
MAX5556內(nèi)部結(jié)構(gòu)如圖3所示，MCLK為主時鐘，LRCLK為左／右聲道選擇時鐘，SCLK為外部串行時鐘，SDATA為串行音頻輸入，OUTL／OUTR為左／右聲道輸出。串行接口模塊獲取音頻數(shù)據(jù)后，由內(nèi)置數(shù)字插值器、濾波器對其進行濾波，以去除基帶音頻信號攜帶的諧波噪聲；音頻數(shù)據(jù)經(jīng)∑-△調(diào)制器調(diào)制后由DAC轉(zhuǎn)換，輸出的模擬信號經(jīng)由內(nèi)部的模擬低通濾波器進行濾波，衰減高頻量化噪聲；內(nèi)置輸出緩存器能驅(qū)動大于3 kΩ的負載電阻和高達100 pF的負載電容；最終模擬音頻信號從OUTL／OUTR輸出。

2．2 工作模式
MAX5556支持外部串行時鐘模式和內(nèi)部串行時鐘模式。在一個LRCLK周期內(nèi)，若檢測到有效的SCLK，則進入外部串行時鐘模式，SCLK作為采樣時鐘；如果檢測不到有效的SCLK，則進入內(nèi)部串行時鐘模式，采樣時鐘由內(nèi)部生成。內(nèi)部采樣時鐘的頻率根據(jù)檢測到的MCLK與LRCLK的比值確定，若MCLK與LRCLK的比值為384，則內(nèi)部采樣時鐘頻率為48×fLRCLK；若MCLK與LRCLK的比值為256或512，則內(nèi)部采樣時鐘頻率為32× fLRCLK。
2．3 數(shù)據(jù)格式
MAX5556支持左對齊16位或者24位數(shù)據(jù)格式。當其工作在外部串行時鐘模式，或工作在內(nèi)部串行時鐘模式，且同時MCLK與LRCLK的比值為384時，有效數(shù)據(jù)為24位。如果數(shù)據(jù)不足24位，低位補零；超過24位的數(shù)據(jù)會被忽略。當工作在內(nèi)部串行時鐘模式，且MCLK與LRCLK的比值為256或512時，有效數(shù)據(jù)為16位。MAX5556數(shù)據(jù)格式如圖4所示。每次LRCLK沿變化后的第二個SCLK上升沿時，SDATA上數(shù)據(jù)開始有效，出現(xiàn)最高有效位(MSB)；24個或者16個時鐘周期后出現(xiàn)最低位有效位(LSB)。LRCLK為0時，數(shù)據(jù)進入左聲道DAC；LRCLK為1時，數(shù)據(jù)進入右聲道DAC。

3 系統(tǒng)硬件電路設計
MK60N512通過I2S總線將音頻數(shù)據(jù)傳輸給MAX5556進行數(shù)模轉(zhuǎn)換，輸出模擬音頻信號由濾波電路進行濾波，同時提高帶負載能力。I2S總線模塊工作在I2S總線主模式下，發(fā)送電路的STCK、STFS和STXD端口對應的引腳分別為BCLK、TX_FS和TXD，I2S總線模塊的主時鐘通過MCLK引腳輸出。硬件電路如圖5所示。由于MK60N512工作在3．3 V電壓下，而MAX5556工作電壓為5 V，為了提高數(shù)據(jù)傳輸?shù)姆€(wěn)定性，接口均采用上拉方式。

LM358在5 V單電源供電時有效輸出為1．5～3．5 V，而MAX5556的輸出可以達到0～5 V，因而在輸入端使用R1和R2對原始信號進行衰減，防止輸出信號出現(xiàn)削頂失真。

4 軟件設計
4．1 “乒乓RAM”設計
MK60N512的I2S總線模塊在I2S總線模式下支持雙聲道，音頻數(shù)據(jù)在FIFO中交錯存放，因此在緩存中的音頻數(shù)據(jù)也需要交錯存放。數(shù)據(jù)緩存如圖6所示，其中L／R表示音頻左／右聲道。每個音頻數(shù)據(jù)占用4個字節(jié)空間，緩存BUFF_A、BUFF_B在物理地址上是連續(xù)的，它們大小均為512字節(jié)，共存儲256個音頻數(shù)據(jù)。當DMA從緩區(qū)BUFF_A中讀取數(shù)據(jù)時，CPU向緩存區(qū)BUFF_B中存儲下一組音頻信號；當DMA將BUFF_A中的數(shù)據(jù)全部傳輸結(jié)束后，將DMA通道源地址切換到BUFF_B，同時CPU向BUFF_A存儲數(shù)據(jù)，如此反復。

4．2 I2S總線模塊的配置
配置I2S總線模塊工作在I2S總線主模式下，默認一幀數(shù)據(jù)長度是32位，而且為左對齊模式；使用幀同步TX_FS作為聲道選擇時鐘，且同步幀長度為一個字。由于MAX5556的SCLK信號由MK60N512提供，MAX5556工作在外部串行時鐘模式，有效數(shù)據(jù)位是24位，因而配置發(fā)送數(shù)據(jù)位為24位。按照MAX5556的數(shù)據(jù)格式，數(shù)據(jù)需要在SCLK下降沿輸出從TXD數(shù)據(jù)，且需要發(fā)送早期幀同步，讓數(shù)據(jù)延遲一個采樣時鐘，還需要根據(jù)音頻采樣頻率設置幀頻率。

使能TX FIFO和其DMA請求，當FIFO中空缺數(shù)達到8時，啟動一次DMA主循環(huán)。圖7為音頻數(shù)據(jù)在TXFIFO移動過程。圖7(a)中FIFO為滿，隨著發(fā)送移位邏輯從FIFO從取出一個數(shù)據(jù)后，F(xiàn)IFO產(chǎn)生一個空缺，如圖7(b)所示。當發(fā)送8次數(shù)據(jù)后，F(xiàn)IFO空缺數(shù)達到8個，則觸發(fā)DMA主傳輸，如圖7(c)所示。
I2S總線的初始化代碼略——編者注。
4．3 eDMA配置
當TX FIFO空缺數(shù)達到8時，觸發(fā)DMA主循環(huán)，故每次主循環(huán)傳輸數(shù)據(jù)數(shù)目是32字節(jié)，每次主循環(huán)源地址偏移也是32字節(jié)，完成緩存區(qū)1 024字節(jié)數(shù)據(jù)傳輸需要32次主循環(huán)。第16次主循環(huán)結(jié)束，DMA已經(jīng)將BUFF_A中所有數(shù)據(jù)傳輸完畢，DMA源地址指向BUFF_B，并產(chǎn)生“半中斷”請求，CPU開始向BUFF_A中存儲下一組512字節(jié)音頻數(shù)據(jù)。
當BUFF_B中數(shù)據(jù)傳輸結(jié)束后，源地址恢復到BUFF_A起始地址，并產(chǎn)生中斷請求，CPIJ響應中斷并向BIJFFB中存儲下一組512字節(jié)音頻數(shù)據(jù)?？梢钥闯?，在傳輸過程中，CPU只需要響應兩次中斷請求，然后向緩存區(qū)寫入音頻數(shù)據(jù)。每次主循環(huán)結(jié)束后源地址偏移32字節(jié)，完整的傳輸結(jié)束后，源地址恢復到BUFF_A起始地址，這些操作都是通過eDMA模塊自己完成的。
DMA的初始化代碼略——編者注。

5 測試結(jié)果
圖8為TX_FS和TXD的波形圖，通道1為TX_FS，通道2為TXD。左／右聲道發(fā)送的音頻數(shù)據(jù)均是0x555。圖8(a)的發(fā)送幀頻率為48 kHz，圖8(b)的為44．1 kHz。從圖8中可以看出，數(shù)據(jù)長度為24位，左對齊模式，而且數(shù)據(jù)與幀同步有一個采樣時鐘的延時，符合MAX5556的數(shù)據(jù)格式和時序。

結(jié)語
本文設計了基于Kinetis MK60N512和MAX5556的立體聲音頻接口，MK60N512將音頻數(shù)據(jù)按照MAX5556的數(shù)據(jù)格式和時序通過I2S總線傳輸給MAX5556，MAX5556內(nèi)部DAC將數(shù)據(jù)轉(zhuǎn)化為模擬信號輸出，并由濾波電路對音頻信號進行濾波，同時提高帶負載能力。使用MK60N512內(nèi)部高性能可配置的eDMA提高系統(tǒng)數(shù)據(jù)傳輸速率，降低CPU的負擔。測試表明，系統(tǒng)能輸出立體聲音頻，輸出頻率可調(diào)，可以為Kinetis系列微控制器音頻解決方案提供參考。