新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 16位∑-Δ模數(shù)轉(zhuǎn)換器AD7705及其校準(zhǔn)

16位∑-Δ模數(shù)轉(zhuǎn)換器AD7705及其校準(zhǔn)

作者: 時(shí)間:2016-10-16 來源:網(wǎng)絡(luò) 收藏

1 AD7705簡(jiǎn)介

本文引用地址:http://www.butianyuan.cn/article/201610/307968.htm

AD7705是AD公司推出的16位∑-Δ(電荷平衡式)A/D轉(zhuǎn)換器。他包括由緩沖器和增益可編程放大器(PGA)組成的前端模擬調(diào)節(jié)電路、∑-Δ調(diào)制器及可編程數(shù)字濾波器等,能直接對(duì)來自傳感器的微弱信號(hào)進(jìn)行A/D轉(zhuǎn)換。此外他還具有高分辨率、寬動(dòng)態(tài)范圍、自校準(zhǔn),低功耗及優(yōu)良的抗噪聲性能,因此非常適用于儀表測(cè)量和工業(yè)控制等領(lǐng)域。

1.1 基本特性

AD7705的基本特性為:16位無丟失代碼;0.003%的非線性度;PGA可選擇1,2,4,8,16,32,64,128;8種增益;輸出數(shù)據(jù)更新速率可編程;具有自校準(zhǔn)和系統(tǒng)校準(zhǔn)功能,三線串行接口,可緩沖模擬輸入;低功耗。

1.2 引腳功能

AD7705的引腳排列如圖1所示,各引腳的功能說明如下:

1.jpg

SCLK:串行時(shí)鐘輸入。

MCLK IN:主時(shí)鐘輸入。時(shí)鐘頻率為500kHz-5MHz。

MCLK OUT:主時(shí)鐘輸出。

CS反:片選,低電平有效。

RESET反:復(fù)位。該端口為低電平時(shí),可以將控制邏輯、接口邏輯、校準(zhǔn)系數(shù)以及數(shù)字濾波器等復(fù)位為上電狀態(tài);

AIN2(+)、AIN2(-):分別為差分模擬輸入通道2的正、負(fù)輸入端。

AIN1(+)、AIN1(-):分別為差分輸入通道1得正、負(fù)輸入端。

REF IN(+)、REF IN(-):分別為參考電壓的正、負(fù)端。為了確保元件的正常工作,REF IN(+)端口的輸入信號(hào)必須大于REF IN(-)端的輸入。

DRDY反:邏輯輸出。低電平表示可以讀取新的數(shù)據(jù)轉(zhuǎn)換;高電平時(shí)不可讀取數(shù)據(jù)。

IDN,DOUT:分別為串行數(shù)據(jù)輸入和輸出端。

1.3 片內(nèi)寄存器

AD7705共有8個(gè)片內(nèi)寄存器,他們是通信寄存器、設(shè)置寄存器、時(shí)鐘寄存器、數(shù)據(jù)寄存器以及幾個(gè)測(cè)試和校準(zhǔn)寄存器。這些寄存器的任何操作都必須先寫通信寄存器,然后才能對(duì)其他寄存器進(jìn)行操作。

(1)通信寄存器

通信寄存器是一個(gè)8位讀/寫寄存器,寫入通信寄存器的數(shù)據(jù)決定下一次讀/寫操作在哪一個(gè)寄存器上進(jìn)行,完成對(duì)所選寄存器的讀/寫操作后,該端口等待下一次寫操作,這也是通信寄存器的缺省狀態(tài),如果在DIN為高電平時(shí),寫操作持續(xù)的時(shí)間足夠長(zhǎng)(至少32個(gè)串行時(shí)鐘周期),那么AD7705將返回該缺省狀態(tài)。

通信寄存器中的RS2,RS1,RS0為寄存器選擇位,他們決定對(duì)哪一個(gè)寄存器進(jìn)行讀/寫操作,常用的寄存器主要有通信寄存器(RS2RS1RS0=000)、設(shè)置寄存器(RS2RS1RS0=001)、時(shí)鐘寄存器(RS2RS1RS0=010)以及數(shù)據(jù)寄存器(RS2RS1RS0=011)。R/W反為讀寫選擇位。該位確定對(duì)選定寄存器進(jìn)行讀還是寫操作,0表示寫操作,1表示讀操作。CH1,CH0為通道選擇位,00選擇通道1,01選擇通道2。

(2)設(shè)置寄存器

設(shè)置寄存器是一個(gè)8位讀/寫寄存器,其中MD1,MD0為工作模式選擇位,MD1MD0=00,01,10,11分別對(duì)應(yīng)正常工作模式,自校準(zhǔn)、零標(biāo)度系統(tǒng)校準(zhǔn)以及滿標(biāo)度系統(tǒng)校準(zhǔn)。G2,G1,G0為增益選擇位,G2G1G0=000-111分別對(duì)應(yīng)1,2,4,8,16,32,64,128八種增益。

(3)時(shí)鐘寄存器

時(shí)鐘寄存器是一個(gè)8位讀/寫寄存器。其中CLK為時(shí)鐘位。如果器件的主時(shí)鐘頻率為2.457 6MHz(CLKDIV=0)或4.915 2MHz(CLKDIV=1),該位置1,如果主時(shí)鐘頻率為1MHz(CLKDIV=0)或者2MHz(CLKDIV=1),該位置0,此外CLK還與FS1和FS0共同選擇器件的輸出更新速率。

(4)數(shù)據(jù)寄存器

數(shù)據(jù)寄存器是一個(gè)16位只讀寄存器,他用來存放AD7705的最新轉(zhuǎn)換結(jié)果。這里要注意:當(dāng)對(duì)AD7705進(jìn)行寫操作時(shí),AD7705期望MSB(最高有效位)在前,但微控制器(如8051系列)首先輸出LSB(最低有效位),因此必須對(duì)數(shù)據(jù)進(jìn)行倒序。不過同時(shí)還要注意:數(shù)據(jù)寄存器雖然是一個(gè)16位寄存器,但他由2個(gè)8位存貯單元組成,因此必須分成2個(gè)8位分別進(jìn)行倒序。進(jìn)行讀操作時(shí)同樣如此。

(5)測(cè)試寄存器

該寄存器主要用于測(cè)試,建議用戶不要隨便對(duì)其進(jìn)行更改。

(6)零標(biāo)度寄存器

(7)滿標(biāo)度寄存器

2

當(dāng)環(huán)境溫度、工作電壓、增益或雙極/單極輸入范圍變化時(shí),必須對(duì)AD7705進(jìn)行校準(zhǔn),校準(zhǔn)可通過對(duì)寄存器的MD1和MD0位編程實(shí)現(xiàn),校準(zhǔn)可去除偏置和增益誤差。

2.1 自校準(zhǔn)

對(duì)于所選通道,無論使用何種校準(zhǔn)模式,ADC的片上微控制器必須記錄2個(gè)不同模擬輸入狀態(tài)的調(diào)制器輸出,也就是零標(biāo)度和滿標(biāo)度點(diǎn)。通過這些轉(zhuǎn)換,微控制器可以計(jì)算轉(zhuǎn)換器輸入/輸出轉(zhuǎn)換函數(shù)的增益斜率,元件內(nèi)部通過33位分辨率決定16位的轉(zhuǎn)換結(jié)果。

自校準(zhǔn)模式中,ADC決定內(nèi)部校準(zhǔn)點(diǎn),AD7705在內(nèi)部短接2個(gè)輸入端比如AIN(+)=AIN(-)=Vref),以得到用以確定校準(zhǔn)系系數(shù)的零標(biāo)度點(diǎn),只要模擬輸入引腳上的信號(hào)不超過正常范圍,他們就不會(huì)影響校準(zhǔn)過程。而滿標(biāo)度系數(shù)則可以在選定的增益下,通過輸入端施加電壓Vref來確定。

自校準(zhǔn)可以通過寫設(shè)置寄存器中的MD1和MD0來實(shí)現(xiàn)(MD1MD0=01)。在該校準(zhǔn)模式中,可以通過DRDY來確定轉(zhuǎn)換何時(shí)結(jié)束且模擬輸入的轉(zhuǎn)換數(shù)據(jù)可用。校準(zhǔn)初始化時(shí)DRDY為高電平,直到外部模擬輸入的轉(zhuǎn)換結(jié)果可用時(shí)才變?yōu)榈碗娖?,校?zhǔn)過程必須考慮PGA的增益。

2.2 系統(tǒng)校準(zhǔn)

系統(tǒng)校準(zhǔn)通過寫設(shè)置寄存器中的MD1和MD0來實(shí)現(xiàn),他分2步完成,可補(bǔ)償系統(tǒng)增益、偏移以及器件內(nèi)部誤差。在選定的增益下,先后在外部給AIN(+)端施加零標(biāo)度電壓和滿標(biāo)度電壓,分別校準(zhǔn)零標(biāo)度點(diǎn)(MD1MD0=10)和滿標(biāo)度點(diǎn)(MD1MD0=11)。根據(jù)零標(biāo)度和滿標(biāo)度校準(zhǔn)的數(shù)據(jù),片內(nèi)微控制器計(jì)算出轉(zhuǎn)換器的輸出/輸出轉(zhuǎn)換函數(shù)的偏移和增益斜率,對(duì)誤差進(jìn)行補(bǔ)償。在單極性模式下,系統(tǒng)校準(zhǔn)在轉(zhuǎn)換函數(shù)的零標(biāo)度和滿標(biāo)度之間完成;在雙極性模式下,標(biāo)準(zhǔn)在中點(diǎn)電壓(零差分電壓)和正的滿標(biāo)度電壓之間完成。

2.3 現(xiàn)場(chǎng)校準(zhǔn)

系統(tǒng)校準(zhǔn)作為工廠校準(zhǔn)的一部分,實(shí)現(xiàn)起來并不困難,然而由于校準(zhǔn)過程中必須在2個(gè)模擬輸入端施加系統(tǒng)零標(biāo)度和滿標(biāo)度電壓,而現(xiàn)場(chǎng)的2種標(biāo)度電壓并不容易確定,因此現(xiàn)場(chǎng)的系統(tǒng)校準(zhǔn)實(shí)現(xiàn)起來要麻煩得多。這樣一來,用戶在進(jìn)行工廠系統(tǒng)校準(zhǔn)后,還必須考慮如何消除由現(xiàn)場(chǎng)溫度變化所延期的ADC漂移誤差。下面就介紹一種解決該問題的方法,他包括工廠校準(zhǔn)和現(xiàn)場(chǎng)校準(zhǔn)2個(gè)部分。

(1)工廠校準(zhǔn)

在選定增益和輸出更新速率下,進(jìn)行自校準(zhǔn);

讀取并存儲(chǔ)校準(zhǔn)寄存器內(nèi)容,令偏移=Z0,增益=G0;

在選定增益和輸出更新速率下,進(jìn)行系統(tǒng)校準(zhǔn);

讀取并存儲(chǔ)校準(zhǔn)寄存器內(nèi)容,令偏移=ZS,增益=GS,將系統(tǒng)校準(zhǔn)系統(tǒng)加載到ADC中,便可在現(xiàn)場(chǎng)使用該系統(tǒng)。

如果環(huán)境溫度變化,可以遵照以下方法對(duì)偏移和增益漂移進(jìn)行校準(zhǔn)。

(2)現(xiàn)場(chǎng)校準(zhǔn)

在選定增益和輸出更新速率下,進(jìn)行自校準(zhǔn),這里要注意:增益和輸出更新速率必須跟前面的自校準(zhǔn)和系統(tǒng)校準(zhǔn)保持一致;

讀取校準(zhǔn)寄存器內(nèi)容,令偏移=Z1,增益=G1;

計(jì)算新的校準(zhǔn)系數(shù):ZN=ZS+(Z1-Z0)

GN=ZS×(G1/G0)

將ZN與GN寫入校準(zhǔn)寄存器。

該方法不僅保留了初始的系統(tǒng)校準(zhǔn),又對(duì)系統(tǒng)進(jìn)行了調(diào)整,這樣便可消除ADC中由溫度漂移引起的誤差。不過該方法也只能消除由ADC引起的漂移誤差,對(duì)于由模擬前端信號(hào)鏈引起的漂移誤差則不起作用。

2.4 手動(dòng)校準(zhǔn)

在校準(zhǔn)過程中,當(dāng)輸入范圍不是正常輸入范圍時(shí),校準(zhǔn)過程中不能通過零標(biāo)度和滿標(biāo)度電壓進(jìn)行系統(tǒng)校準(zhǔn),這時(shí)便可通過認(rèn)為改變校準(zhǔn)系數(shù)來解決該問題。下面便介紹如何改變系數(shù),來適應(yīng)輸入范圍不是0-Vref(±Vref)時(shí)的情況,首先,應(yīng)該針對(duì)適當(dāng)?shù)脑鲆?,輸入范圍、更新速率以及選擇的單/雙輸入模式,使用自校準(zhǔn)程序進(jìn)行校準(zhǔn)。然后根據(jù)自校準(zhǔn)得到的系數(shù),計(jì)算出新的系數(shù)。

例如,如果所需電壓Vin表述如下:

Vin=A×Vref+B

式中B為偏移電壓,A×Vref為輸入間距。當(dāng)短接輸入端進(jìn)入零標(biāo)度校準(zhǔn),且施加Vref進(jìn)行滿標(biāo)度校準(zhǔn)時(shí),A=1,B=0,當(dāng)輸入范圍不是0-Vref(±Vref)時(shí),可以遵照下面的步驟進(jìn)行處理:首先減去偏移B,這樣便可以在模擬輸入電壓為B時(shí)得到0代碼,然后通過A×Vref來調(diào)整輸入范圍,這樣輸入Vin便可得到滿標(biāo)度代碼。

手動(dòng)校準(zhǔn)過程大致如下:首先進(jìn)行自校準(zhǔn),并讀取校準(zhǔn)系數(shù),定義Z0=零標(biāo)度系數(shù),F(xiàn)0=滿標(biāo)度系數(shù),接下來便可將Z0和F0代入下面的公式,求出適用于新的輸入范圍的新系數(shù):

ZN=Z0+(B×220/(SPAN×F0/224))

FN=F0/A

式中,SPAN為正常情況下的滿標(biāo)度電壓間距,單極模式下等于Vref/增益,雙極模式下等于2×Vref/增益,B為偏移電壓(單位:V),A為相對(duì)于正常間距的縮放因子,為了確保元件正常工作,A的值必須位于0.8-1.05之間,至此,將ZN和FN寫入校準(zhǔn)寄存器,器件便可繼續(xù)進(jìn)行A/D轉(zhuǎn)換。

下面通過具體的實(shí)例進(jìn)行說明,假如器件使用單極模式,自校準(zhǔn)后AD7705的零標(biāo)度系數(shù)為2 165 373,滿標(biāo)度系數(shù)為5 416 211,由于使用單極模式,因此用作校準(zhǔn)的電壓范圍為0-Vref,當(dāng)使用5V電壓時(shí),Vref等于2.5V,如果用戶所需模擬輸入范圍為0.2-2.6V,那么,B=0.2,而A=(2.6-0.2)/2.5=0.96,這樣便可求出新的標(biāo)度系數(shù)ZN和FN:

ZN=2 165 373×(0.2×220/(2.5×5 416 211/224))=2 425 218

FN=5 416 211/0.96=5 641 886

這里需要說明的是,只有當(dāng)用戶清楚地了解期望輸入范圍的上、下限以及實(shí)際輸入間距與正常輸入間距之比時(shí),才能使用這種方法。

使用該方法時(shí),如果用戶能確保變量A位于0.8-1.05之間,那么AD7705能夠滿足數(shù)據(jù)手冊(cè)中的噪聲要求。例如,在單極模式中,當(dāng)電壓為5V,更新速率為50Hz,增益為1時(shí),AD7705的rms噪聲為4.1μV,其信號(hào)范圍為0-2.5V。在上例中,將輸入范圍改為0.2-2.5V。如果操作條件(更新速率、增益等)不變,那么噪聲仍為4.1μV。使用前一輸入范圍時(shí),取整后的峰-峰分辨率為log(2.5V/6.6×4.1μV)/log 2=16位,而更改后的峰-峰分辨率為log(2.4V/6.6×1.5μV)/log2=16位,他同樣也進(jìn)行了取整。

2.5頻度

校準(zhǔn)的頻繁程度通常由以下幾個(gè)因素決定:

(1)轉(zhuǎn)換器所需的精度;

(2)漂移特性對(duì)ADC性能的影響;

(3)系統(tǒng)的工作溫度。

當(dāng)然還有其他一些因素也會(huì)對(duì)其產(chǎn)生影響,比如熱電偶的影響及增益漂移等。

通常,所需的精度越高,校準(zhǔn)就越頻繁,進(jìn)行校準(zhǔn)后,高分辨率的轉(zhuǎn)換器將會(huì)附帶一些偏移與增益漂移誤差,比如,AD7705由溫度引起的偏移為0.5μV/℃。因此為了提高精度,有時(shí)也必須考慮寄生電偶的溫度效應(yīng)以及器件外部的漂移源等。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉