用單片機(jī)控制ＤＤＳ實(shí)現(xiàn)短波跳頻系統(tǒng)的調(diào)制

單片微機(jī)控制直接數(shù)字頻率合成器（ＤＤＳ）實(shí)現(xiàn)短波跳頻／四相差分鍵控（ＦＨ／ＤＱＰＳＫ）調(diào)制系統(tǒng)的調(diào)制過程，著重討論了單片微機(jī)控制系統(tǒng)的硬件結(jié)構(gòu)及軟件設(shè)計(jì)。討論分析了采用ＡＤ７００８實(shí)現(xiàn)該調(diào)制的方法并給出實(shí)驗(yàn)結(jié)果。

單片機(jī) 直接數(shù)字頻率合成（ＤＤＳ） 跳頻（ＦＨ） 四相差分鍵控（ＤＱＰＳＫ）

頻率合成器是利用一個(gè)（或多個(gè)）標(biāo)準(zhǔn)信號產(chǎn)生多種頻率信號的設(shè)備。它不僅要求輸出頻率的精確度和穩(wěn)定度高，而且要求頻帶盡可能寬。直接數(shù)字頻率合成（ＤＤＳ）是繼直接頻率合成和間接頻率合成之后發(fā)展起來的第三代頻率合成技術(shù)。由于它具有相對帶寬很寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率很高、便于集成以及頻率、相位和幅度均可控制等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于雷達(dá)、電子對抗等軍事通信系統(tǒng)和移動通信中。特別是在短波跳頻通信中，信號在較寬的頻帶上不斷變化，并且要求在很小的頻率間隔內(nèi)快速地變換頻率和相位。采用ＤＤＳ技術(shù)用于跳頻信號調(diào)制的理想選擇。跳頻系統(tǒng)不僅需要一個(gè)高精度迅速變化頻率的頻率合成器，還要求一個(gè)能產(chǎn)生數(shù)百或數(shù)千條跳頻序列發(fā)生和頻率控制的指令。本文采用８９Ｃ５１單片機(jī)作為中央控制芯片來產(chǎn)生跳頻指令，控制ＤＤＳ實(shí)現(xiàn)跳頻信號的調(diào)制。

１ 短波跳頻通信系統(tǒng)的調(diào)制

短波跳頻系統(tǒng)一般采用Ｍ進(jìn)制頻移鍵控（ＭＦＳＫ）調(diào)制方式。文獻(xiàn)[１]提出短波跳頻通信系統(tǒng)的調(diào)制可采用四相差分鍵控ＤＱＰＳＫ調(diào)制方式。由于短波信道僅在１０ｋＨｚ（白天）或２．５ｋＨｚ（晚上）的帶寬內(nèi)是近似靜態(tài)的[１]，所以跳頻信號差分相位調(diào)制信息為同一頻率前后相鄰出現(xiàn)的相位差。根據(jù)文獻(xiàn)[２]，我們選擇系統(tǒng)參數(shù)為：①跳頻頻率間隔為３ｋＨｚ；②跳頻帶寬１．５３６ＭＨｚ，共５１２個(gè)頻點(diǎn)；③跳頻數(shù)為６４，根據(jù)信道質(zhì)量從５１２個(gè)頻點(diǎn)中選?。虎芴l速率為２５６０跳／秒（頻隙時(shí)間３９０．６２５μｓ，信號時(shí)間３３３．３３３μｓ，頻率變換時(shí)間５７．２９２μｓ）；⑤信息比特速率５１２０ｂｉｔ／ｓ。圖１為信號的ＦＨ／ＤＱＰＳＫ調(diào)制過程框圖。在時(shí)鐘的同步狀態(tài)下，根據(jù)跳頻碼從６４個(gè)相位存儲器中取出同一跳頻碼上次出現(xiàn)的信號的絕對相位，再加上差分相位作為當(dāng)前信號的絕對相位，并存儲到該相位存儲器中。同時(shí)跳頻碼控制輸出信號頻率字，把相位字和頻率字寫入ＤＤＳ相應(yīng)的存貯器以更新頻率和相位，啟動ＤＤＳ工作。其中，差分相位由每兩個(gè)信息比特決定。如采用π／４ＤＱＰＳＫ方式，則信息序列與相位變化關(guān)系如表１所示。

表1 π/4 DQPSK系統(tǒng)編碼與相位變化的關(guān)系

２ ＤＤＳ技術(shù)

本文所采用的ＡＤ７００８[３]是ＡＤ公司生產(chǎn)的ＣＭＯＳ型ＤＤＳ芯片，該芯片功能較全、性價(jià)比高、容易開發(fā)、實(shí)現(xiàn)的成品性能較好。其相位累加器為３２位，頻率分辨率可達(dá)０．０１２Ｈｚ。頻率轉(zhuǎn)換速度與頻率間隔分辨率之間不相干，頻率變換的速率僅受限于器件響應(yīng)速度的快慢，通常為幾十納秒。由于實(shí)現(xiàn)了高度數(shù)字化、集成化，輸出頻率的穩(wěn)定度達(dá)到晶振頻率穩(wěn)定度的數(shù)量級。它適用于頻率調(diào)制、相位調(diào)制、正交調(diào)幅調(diào)制（其它一般ＤＤＳ芯片所不具備）和驅(qū)動倍頻鎖相環(huán)構(gòu)成分辨率高、轉(zhuǎn)換速度快的頻率合成器等場合。ＤＤＳ的實(shí)際輸出最高頻率約為時(shí)鐘頻率的１／３，輸出頻率越高，噪聲功率越高。由文獻(xiàn)[３]可知，在時(shí)鐘頻率ｆｃ＝５０ＭＨｚ，輸出頻率ｆ０＝５．１ＭＨｚ情況下，其最大諧波頻率為１５．３ＭＨｚ，幅度低５１．８ｄＢ，一般可通過低通濾波器濾除。對于本文跳頻帶寬為１．５３６ＭＨｚ（小于５．１ＭＨｚ）的系統(tǒng)，調(diào)制是可以直接用ＡＤ７００８芯片予以實(shí)現(xiàn)的。

本系統(tǒng)的調(diào)制電路是用５１系列的單片機(jī)８９Ｃ５１控制ＤＤＳ芯片ＡＤ７００８來完成的。如圖２所示，通過Ｄ０～Ｄ７數(shù)據(jù)總線在ＷＲ、ＣＳ的控制下，將數(shù)據(jù)控制字首先寫入ＡＤ７００８的并行寄存器，然后在ＬＯＡＤ和ＴＣ０～ＴＣ３的控制下按表２所示將并行寄存器數(shù)據(jù)轉(zhuǎn)載到功能寄存器。

表2 AD7008外部控制邏輯（并行方式）

使用ＡＤ７００８內(nèi)部參考電壓（ＶＲＥＦ＝１．２７Ｖ），ＲＳＥＴ≈３９０Ω時(shí)為滿刻度電流輸出。在管腳ＩＯＵＴ與地之間接入５０Ω電阻，輸出信號峰－峰值為１Ｖ的跳頻信號。Ｐ１．０，Ｐ１．１分別控制芯片復(fù)位和頻率寄存器的選擇。根據(jù)電路，ＲＡＭ６１１６地址為００００Ｈ～０７ＦＦＨ，并行寄存器地址為４０００Ｈ，命令寄存器地址為８０００Ｈ，頻率寄存器０地址為０Ａ０００Ｈ，頻率寄存器１地址為０Ａ８００Ｈ，相位寄存器地址為０Ｂ０００Ｈ，ＩＱ寄存器地址為０Ｂ８００Ｈ。相位寄存器的值為差分相位，０、π／４、π／２、３π／４、π、５π／４、３π／２、７π／４分別對應(yīng)寄存器的值（低１２位）為：０００Ｈ、２００Ｈ、４００Ｈ、６００Ｈ、８００Ｈ、０Ａ００Ｈ、０Ｃ００Ｈ、０Ｅ００Ｈ。跳頻信號的跳頻定時(shí)由定時(shí)器０中斷來實(shí)現(xiàn)：跳頻速率２５６０跳／秒，定時(shí)時(shí)間為３９０．６２５μｓ。

３ 程序?qū)崿F(xiàn)

該調(diào)制系統(tǒng)的軟件流程圖如圖３所示。

跳頻信號的調(diào)制關(guān)鍵是跳頻碼的發(fā)生和ＤＤＳ的控制。短波ＦＨ／ＤＱＰＳＫ系統(tǒng)要求有良好特性的跳頻序列，混沌理論的發(fā)展為跳頻序列的產(chǎn)生提供了一種新的方法。利用混沌非線性來產(chǎn)生跳頻序列，其跳頻圖案的性能比較好。文獻(xiàn)[４]介紹了用單片機(jī)實(shí)現(xiàn)Ｌｏｇｉｓｔｉｃ混沌ＦＨ序列的發(fā)生。目前，混沌序列的研究主要是硬件實(shí)現(xiàn)的有限字長問題。我們用單片機(jī)實(shí)現(xiàn)基于Ｌｅｍｐｅｌ－Ｇｒｅｅｎｂｅｒｇｅｒ模型（簡稱Ｌ－Ｇ模型）[５]的ｍ序列，選取周期為６３，并可以為用戶提供不同的ｍ序列。它可以用于通信開始時(shí)采用短碼引導(dǎo)長碼[６]的混沌初值傳遞的跳頻同步捕獲系統(tǒng)（必須對ｍ序列進(jìn)行寬間隔處理以適合短波跳頻系統(tǒng)）。圖４是示波器顯示的基帶跳頻信號波形。

以上討論了以單片機(jī)控制ＤＤＳ技術(shù)為核心實(shí)現(xiàn)跳頻信號的調(diào)制設(shè)計(jì)方法，編寫了部分實(shí)驗(yàn)程序。在系統(tǒng)的調(diào)試中發(fā)現(xiàn)，示波器顯示波形出現(xiàn)相位沒有正確調(diào)制在某一跳頻點(diǎn)上，信號先在新跳頻頻率上以正弦波（選同相輸出）形式出現(xiàn)一定時(shí)間，當(dāng)新的相位移至ＤＤＳ的相位寄存器后才使信號有新的相位。經(jīng)分析得知，這是由于ＡＤ７００８芯片從并口寄存器的數(shù)據(jù)轉(zhuǎn)移至頻率與相位寄存器沒有同時(shí)進(jìn)行的緣故。這可以更換其它ＤＤＳ芯片來解決，如ＡＤ９８５０[７]，其頻率和相位數(shù)據(jù)可以同時(shí)輸入（頻率字為３２ｂｉｔ，相位字為５ｂｉｔ，休眠、廠家測試控制字為３ｂｉｔ，共４０ｂｉｔ），來控制實(shí)現(xiàn)高速ＤＤＳ技術(shù)。另外，實(shí)現(xiàn)的僅為數(shù)字信號的基帶跳頻信號調(diào)制，還必須進(jìn)行二次調(diào)制成短波單邊帶（ＳＳＢ）信號才能發(fā)射出去。如果采用更高輸出最高頻率的ＤＤＳ芯片，即可實(shí)現(xiàn)短波跳頻信號的一次性調(diào)制。隨著制造工藝的提高，這是能夠?qū)崿F(xiàn)的。目前ＤＤＳ芯片已做到１ＧＨｚ以上。更好的辦法是采用ＤＤＳ與鎖相環(huán)（ＰＬＬ）技術(shù)相結(jié)合來實(shí)現(xiàn)，它具有較高的頻率穩(wěn)定度、準(zhǔn)確度和分辨力，并具有體積小、功耗低、操作方便等特點(diǎn)。