定量測量多通道串行數(shù)據(jù)系統(tǒng)中的串?dāng)_引起的抖動(dòng)(二)

表示受干擾對(duì)象(Victim)上串?dāng)_感應(yīng)的電壓的峰峰值。該等式描述了當(dāng)干擾源(Aggressor)的邊沿和受干擾對(duì)象(Victim)的邊沿一致的時(shí)候，感應(yīng)的串?dāng)_引起的時(shí)序改變量。峰峰值抖動(dòng)受限于干擾源(Aggressor)和受干擾對(duì)象(Victim)的邊沿的重疊部分的大小。還有一個(gè)最大值限制等于干擾源(Aggressor)轉(zhuǎn)換時(shí)間，當(dāng)串?dāng)_電壓大小超過一定程度時(shí)會(huì)達(dá)到這個(gè)上限。圖7表示串?dāng)_引起的幅度及時(shí)序上的變化。垂直部分的邊沿上的失真反應(yīng)了串?dāng)_引起的抖動(dòng)的限制。

圖7的模型假設(shè)了感應(yīng)的串?dāng)_電壓是一個(gè)方波信號(hào)，這在現(xiàn)實(shí)中肯定是不真實(shí)的。串?dāng)_電壓形狀經(jīng)過干擾源(Aggressor)和受干擾對(duì)象(Victim)之間的耦合的脈沖響應(yīng)變得光滑些，這使得實(shí)際的串?dāng)_大小比等式（3）中預(yù)測的要小一些。另外等式（3）并不能預(yù)測當(dāng)干擾源(Aggressor)和受干擾對(duì)象（Victim）不是完全同相時(shí)串?dāng)_對(duì)受干擾對(duì)象(Victim)邊沿的影響。在這種情況下，受干擾對(duì)象(Victim)的邊沿的形狀被改變并帶來了更大

圖7 串?dāng)_引起的幅度變化示意圖
或者更小的斜率。受干擾對(duì)象(Victim)的垂直噪聲轉(zhuǎn)換為抖動(dòng)，越低的斜率帶來越大的隨機(jī)抖動(dòng)，其關(guān)系式如下所示：

式中N和 是受干擾對(duì)象(Victim)的基線噪聲和噪聲引起的隨機(jī)抖動(dòng)，斜率是指待測量邊沿的斜率。隨機(jī)抖動(dòng)是時(shí)序抖動(dòng)和噪聲抖動(dòng)平方和的均方根。

抖動(dòng)測量是通過對(duì)被測信號(hào)進(jìn)行大量的連續(xù)邊沿進(jìn)行觀察并分析測量結(jié)果的追蹤圖而得到的。額外的串?dāng)_帶來的抖動(dòng)造成了待測信號(hào)的時(shí)序和干擾源(Aggressor)的時(shí)序關(guān)系發(fā)生了變化。等式3和4預(yù)測了串?dāng)_帶來的固有抖動(dòng)和隨機(jī)抖動(dòng)的增加。固有抖動(dòng)的增加量的大小正比于干擾源(Aggressor)和受干擾對(duì)象(Victim)的耦合程度，隨機(jī)抖動(dòng)的增加則正比于干擾源(Aggressor)和受干擾對(duì)象(Victim)的相位大小。

串?dāng)_測量的實(shí)驗(yàn)
為了測量串?dāng)_引起的抖動(dòng)，我們利用Lattice的評(píng)估板ORT82G5 FPSC做了一組實(shí)驗(yàn)。SERDES輸出兩路速率都為3.125Gb/s的信號(hào)，輸出到一對(duì)比較短的PCB線徑上。這兩路信號(hào)作為干擾源(Aggressor)和受干擾對(duì)象(Victim)。一對(duì)PCB走線的間距非常接近以產(chǎn)生串?dāng)_。利用TDR測量出線徑之間耦合的插入損耗，如圖8所示，插入損耗從頻率點(diǎn)2.5GHz之后的很長頻率范圍內(nèi)都是10dB。干擾源(Aggressor)和受干擾對(duì)象(Victim)都施加在線徑的同一端，實(shí)現(xiàn)近端串?dāng)_測量（NEXT）。而且我們注意到，在DC時(shí)的耦合為零，隨著頻率的增加而增加。

表1 半時(shí)鐘速率碼型作為干擾源(Aggressor)的抖動(dòng)測量結(jié)果
該實(shí)驗(yàn)中，干擾源(Aggressor)和受干擾對(duì)象(Victim)之間的相位盡可能保持為零。頻譜方法（sp）和歸一化NQ-Scale（nq）方法的測量結(jié)果和預(yù)測的結(jié)果都很接近，如圖9所示。

上一頁 1 2 3 下一頁