用于混合信號(hào)VLSI的可擴(kuò)展JTAG控制器IP核設(shè)計(jì)

1引言

正電子發(fā)射斷層（PositronEmissionTomography，PET）是一種先進(jìn)的核醫(yī)學(xué)成像技術(shù)，其原理是探測(cè)正負(fù)電子湮滅時(shí)所產(chǎn)生的一對(duì)光子，根據(jù)光子的飛行時(shí)間確定發(fā)生湮滅的位置，同時(shí)根據(jù)光子的能量大小確定發(fā)生湮滅的正負(fù)電子數(shù)量。這些光子的飛行時(shí)間和能量大小需要通過PET成像系統(tǒng)的前端電子電路進(jìn)行讀出和處理，并通過圖像重建最終獲得醫(yī)學(xué)圖像［1］。專用集成電路芯片可以提高PET前端讀出電路的穩(wěn)定性以及數(shù)據(jù)采樣和轉(zhuǎn)換的速率，降低該系統(tǒng)的成本和功耗，但同時(shí)也使得它的可觀察性、可測(cè)試性和可控制性大大降低［2］。

PET成像系統(tǒng)專用集成電路芯片包括前端弱信號(hào)讀出電路、ADC和TDC（Time－to－DigitalConverter）等模塊，因此它是一個(gè)數(shù)/模混合信號(hào)集成電路。目前針對(duì)數(shù)/模混合信號(hào)VLSI的測(cè)試技術(shù)主要是基于DSP的混合信號(hào)測(cè)試技術(shù)［3］，雖然這種基于DSP自動(dòng)測(cè)試設(shè)備（AutomaticTestEquipment，ATE）的測(cè)試精度高，但是它的價(jià)格昂貴，測(cè)試成本高，而且操作復(fù)雜，不適應(yīng)大規(guī)模推廣使用。因此開發(fā)一種測(cè)試成本低、易操作的ATE是非常必要的，而且PET成像系統(tǒng)專用集成電路芯片通常工作在

立即下載瀏攬全文：用于混合信號(hào)VLSI的可擴(kuò)展JTAG控制器IP核設(shè)計(jì).pdf