FPGA芯片最小系統(tǒng)電路設(shè)計(jì)攻略 —電路圖天天讀（103）

　　FPGA是英文Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列。FPGA利用它的現(xiàn)場(chǎng)可編程特性，將原來(lái)的電路板級(jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品，縮小體積，縮短系統(tǒng)研制周期，方便系統(tǒng)升級(jí)，具有容量大、邏輯功能強(qiáng)，提高系統(tǒng)的穩(wěn)定性的同時(shí)兼有高速、高可靠性?？梢栽跀?shù)字系統(tǒng)設(shè)計(jì)中完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能。要研究的是Altera 公司推出的一款FLEX10K 系列芯片，通過學(xué)習(xí)該芯片的工作原理和使用特性，設(shè)計(jì)一個(gè)基于FLEX10K 芯片的最小系統(tǒng)，通過對(duì)該最小系統(tǒng)的設(shè)計(jì)讓大家能夠更好的了解FPGA，并對(duì)其產(chǎn)生濃厚的興趣，為更多想要了解學(xué)習(xí)FPGA 的人們做個(gè)很好的開頭。

　　復(fù)位和晶振電路原理圖設(shè)計(jì)

　　一個(gè)芯片，尤其是可編程芯片，通常在上電的瞬間需要一個(gè)短暫的時(shí)間進(jìn)行內(nèi)部參數(shù)的初始化，這個(gè)時(shí)候芯片無(wú)法立即進(jìn)入工作狀態(tài)。通常稱上電初始化這些工作為復(fù)位，完成這個(gè)功能的電路稱之為復(fù)位電路。本FPGA 芯片使用的是低電平復(fù)位，支持上電復(fù)位和手動(dòng)復(fù)位，RESET 按下之后產(chǎn)生低電平。

　　圖4-2 復(fù)位電路原理圖設(shè)計(jì)

　　晶振是為電路提供頻率基準(zhǔn)的元器件，通常分成有源晶振和無(wú)源晶振兩個(gè)大類，無(wú)源晶振需要芯片內(nèi)部有振蕩器，并且晶振的信號(hào)電壓根據(jù)起振電路而定，允許不同的電壓，但無(wú)源晶振通常信號(hào)質(zhì)量和精度較差，需要精確匹配外圍電路（電感、電容、電阻等），如需更換晶振時(shí)要同時(shí)更換外圍的電路。有源晶振不需要芯片的內(nèi)部振蕩器，可以提供高精度的頻率基準(zhǔn)，信號(hào)質(zhì)量也較無(wú)源晶振要好。本FPGA 芯片采用50MHZ 的有源貼片晶振作為芯片工作的時(shí)鐘輸入（圖4-3）。

　　圖4-3 晶振電路原理圖設(shè)計(jì)

　　蜂鳴器電路原理圖設(shè)計(jì)

　　電路很簡(jiǎn)單，需要說明的是開發(fā)板上使用的是高品質(zhì)的蜂鳴器，需要脈沖控制其發(fā)聲。電路圖中的晶體管當(dāng)作開關(guān)來(lái)使用，當(dāng)I/O 提供的驅(qū)動(dòng)能力不夠的時(shí)候，晶體管能增強(qiáng)驅(qū)動(dòng)能力。低電平有效（圖4-4）。

　　圖4-4 蜂鳴器電路原理圖設(shè)計(jì)

　　開關(guān)電路原理圖設(shè)計(jì)

　　最小系統(tǒng)板上使用的四腿按鍵實(shí)際上是分兩組，每組中的兩個(gè)是相通的，而兩組直接是通過上面的按鈕來(lái)控制通斷狀態(tài)的。簡(jiǎn)單理解成開關(guān)就可以了，按下去兩端就形成短路，松開手就形成開路。短路相當(dāng)于輸入0，開路為1。另外需要說明的是，由于按鍵屬于機(jī)械開關(guān)，按動(dòng)過程不可避免存在抖動(dòng)的現(xiàn)象，所以用戶按下按鍵的時(shí)間可以稍微長(zhǎng)一點(diǎn)（圖4-5）。

　　圖4-5 按鍵開關(guān)電路原理圖設(shè)計(jì)

　　撥碼開關(guān)就是相當(dāng)與一個(gè)開關(guān)量，撥到ON 就表示接通，OFF 就是斷開，在數(shù)字電路中對(duì) 0、1，通常用于二進(jìn)制輸入。本課題最小系統(tǒng)板使用八位撥碼開關(guān)作為一個(gè)字節(jié)的輸入，撥到ON 時(shí)相當(dāng)于輸入“1”，默認(rèn)輸入“0”（圖4-6）。

　　圖4-6 八位撥碼開關(guān)電路原理圖設(shè)計(jì)

　　JTAG 模式配置電路原理圖設(shè)計(jì)

　　最小系統(tǒng)采用的FPGA 是Altera 公司的FLEX10K10 芯片，所以配置的PROM 選用的型號(hào)為EPC2LC20N，是20 腳的PLCC 封裝，上拉電阻R4 是1K，其余的上拉電阻均是5K，TDI、TCK、TMS 和TDO 分別于JTAG 標(biāo)準(zhǔn)接口相連，完成配置電路的設(shè)計(jì)（圖4-13）。

　　圖4-13 JTAG 模式配置電路原理圖設(shè)計(jì)

　　D 型并口下載線電路原理圖設(shè)計(jì)

　　此下載線是由一個(gè)D 型25 針的并口與計(jì)算機(jī)相連接，10 針的一端與電路板相連接，數(shù)據(jù)的下載通過計(jì)算機(jī)直接配置，此下載線可以支持2.5V、3.3V 及5.0V 電壓的下載模式，是一種可以通用型的下載線（圖4-15）。

　　圖4-15 D 型并口下載線電路原理圖設(shè)計(jì)

　　最小系統(tǒng)電路設(shè)計(jì)的總體電路原理圖

　　使用AlTIum 軟件設(shè)計(jì)的電路原理圖，F(xiàn)PGA 最小系統(tǒng)板包括時(shí)鐘電路、復(fù)位電路、電源電路、JATG 電路、PROM 配置電路、顯示模塊電路、開關(guān)電路以及各種接口電路（圖4-16）。

　　圖4-16 最小系統(tǒng)電路設(shè)計(jì)的總體電路原理圖

電子發(fā)燒友網(wǎng)技術(shù)編輯點(diǎn)評(píng)分析：

　　在當(dāng)前國(guó)內(nèi)外信息技術(shù)高速發(fā)展的今天，電子系統(tǒng)數(shù)字化已成為有目共睹的趨勢(shì)。從傳統(tǒng)的應(yīng)用中小規(guī)模芯片構(gòu)成電路系統(tǒng)到廣泛地應(yīng)用單片機(jī)，直至FPGA 在系統(tǒng)設(shè)計(jì)中的應(yīng)用。電子設(shè)計(jì)技術(shù)已邁人了一個(gè)全新的階段。FPGA 利用它的現(xiàn)場(chǎng)可編程特性，將原來(lái)的電路板級(jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品，縮小體積，縮短系統(tǒng)研制周期，方便系統(tǒng)升級(jí)，具有容量大、邏輯功能強(qiáng)，提高系統(tǒng)的穩(wěn)定性，而且兼有高速、高可靠性。越來(lái)越多的電子設(shè)計(jì)人員使用芯片進(jìn)行電子系統(tǒng)的設(shè)計(jì)，通過基于FPGA 最小系統(tǒng)開發(fā)設(shè)計(jì)，說明了FAPG 芯片研究的動(dòng)機(jī)和研究意義。
大家如有問題，歡迎在評(píng)論處討論。

——電子發(fā)燒友網(wǎng)整理，轉(zhuǎn)載請(qǐng)注明出處！

　　----------------------------------------

　　以連接器資料集錦——洞悉連接器現(xiàn)狀與趨勢(shì)！