一種新型共模反饋結(jié)構(gòu)

作者　 胡國(guó)林 電子科技大學(xué)(四川 成都 610054)

胡國(guó)林(1991-)，男，碩士，工程師，研究方向：集成電路。

摘要：提出并設(shè)計(jì)了一種應(yīng)用于CMOS全差分運(yùn)放結(jié)構(gòu)中的共模反饋電路。同傳統(tǒng)結(jié)構(gòu)的共模反饋結(jié)構(gòu)相比，該結(jié)構(gòu)能夠使輸出共模電平具有零延遲建立的特性，同時(shí)，不影響全差分運(yùn)算放大器的輸出擺幅，并且相較于傳統(tǒng)結(jié)構(gòu)，減少了開(kāi)關(guān)數(shù)量，降低了開(kāi)關(guān)電荷注入、時(shí)鐘饋通，消除了初始電荷的影響。此新型共模反饋結(jié)構(gòu)既有連續(xù)時(shí)間共模反饋速度較快、精度較高的優(yōu)點(diǎn)，又有開(kāi)關(guān)電容共模反饋輸出擺幅大線(xiàn)性度好的優(yōu)點(diǎn)?；?Cadence spectre 對(duì)電路進(jìn)行了仿真驗(yàn)證，結(jié)果表明，該結(jié)構(gòu)的共模反饋具有快速的建立時(shí)間以及較大的輸出擺幅。

0 引言

　　差分放大器是最重要的電路發(fā)明之一，它可以追溯到真空管時(shí)代。由于差分放大具有很多有用的特性，所以它已經(jīng)成為當(dāng)代高性能模擬電路和混合信號(hào)電路的主要選擇。而帶有共模反饋結(jié)構(gòu)的全差分運(yùn)算放大器是普遍運(yùn)用的基本電路單元，廣泛應(yīng)用于各種模擬器件中，如A/D，D/A等^[1-2]。

　　具有高輸出擺幅、快速穩(wěn)定和高精度的全差分運(yùn)算放大器對(duì)模擬電路的設(shè)計(jì)尤為重要，而共模反饋結(jié)構(gòu)直接影響到全差分運(yùn)算放大器的各項(xiàng)性能，已有許多文章對(duì)某些性能提出了改進(jìn)的結(jié)構(gòu)^[3-5]。共模反饋結(jié)構(gòu)可以分為連續(xù)時(shí)間共模反饋結(jié)構(gòu)和開(kāi)關(guān)電容共模反饋結(jié)構(gòu)。連續(xù)時(shí)間共模反饋結(jié)構(gòu)主要應(yīng)用于連續(xù)時(shí)間電路中，但是在連續(xù)時(shí)間共模反饋結(jié)構(gòu)中如果通過(guò)電阻檢測(cè)輸出共模電壓會(huì)顯著降低電路的差動(dòng)電壓增益，通過(guò)MOSFETs作為檢測(cè)器件會(huì)限制全差分運(yùn)放的輸出線(xiàn)性范圍。開(kāi)關(guān)電容共模反饋結(jié)構(gòu)在這幾方面具有優(yōu)勢(shì)^[6]，但傳統(tǒng)開(kāi)關(guān)共模反饋結(jié)構(gòu)的共模電壓建立時(shí)間較慢，共模穩(wěn)定電壓波動(dòng)較大，且因使用較多MOS開(kāi)關(guān)而通過(guò)時(shí)鐘饋通和電荷注入引入噪聲，限制了全差分運(yùn)算放大器的速度和精度。

1 傳統(tǒng)共模反饋結(jié)構(gòu)分析

　　1.1 傳統(tǒng)開(kāi)關(guān)電容共模反饋結(jié)構(gòu)

　　由式(3)可知，開(kāi)關(guān)電容共模反饋首先檢測(cè)輸出共模電壓，再與理想共模電壓比較，最后疊加一個(gè)直流偏置電壓來(lái)調(diào)節(jié)共模反饋電流源偏置電壓Vcmfb，這需要一個(gè)比較長(zhǎng)的建立時(shí)間，并且開(kāi)關(guān)數(shù)量較多，電荷注入和時(shí)鐘饋通的影響較大。

　　1.2 傳統(tǒng)連續(xù)時(shí)間共模反饋結(jié)構(gòu)

　　傳統(tǒng)的連續(xù)時(shí)間共模反饋有多種結(jié)構(gòu)，其中一種低功耗結(jié)構(gòu)如圖2所示。這里，M₁~M₄都是匹配的，源耦合對(duì)M₁-M₂和M₃-M₄一起檢測(cè)共模輸出電壓并產(chǎn)生一個(gè)與輸出共模和V_cm的差成比例的輸出電壓V_bias。

　　此結(jié)構(gòu)能正常工作的前提是M₁~M₄總工作在放大區(qū)且電壓V_op-V_cm和V_on-V_cm能看成是小信號(hào)輸入。即使這些電壓變大，共模反饋環(huán)路只要M₁~M₄仍存在就會(huì)繼續(xù)工作。若在輸出范圍的某一部分，運(yùn)算放大器輸出變得足夠大能使M₁~M₄中的一個(gè)截止，則在那段輸出部分共模反饋環(huán)路將不會(huì)正常工作。M₁~M₄在整個(gè)輸出范圍內(nèi)仍存在的要求限制了運(yùn)算放大器的輸出范圍。

2 改進(jìn)的共模反饋結(jié)構(gòu)

　　為了克服上述連續(xù)時(shí)間共模反饋電路輸出擺幅受限和開(kāi)關(guān)電容共模反饋電路共模電壓建立緩慢、開(kāi)關(guān)噪聲注入較大的缺點(diǎn)，提出了一種新型開(kāi)關(guān)電容共模反饋結(jié)構(gòu)，該結(jié)構(gòu)原理圖如圖3所示。

　　其中①部分稱(chēng)為輸出電壓縮放模塊，②部分稱(chēng)為共模電平檢測(cè)放大模塊，②中的三端運(yùn)放結(jié)構(gòu)為圖2中的共模反饋結(jié)構(gòu)。V_cmfb是圖2中的V_bias電壓，反饋到差分運(yùn)算放大器調(diào)節(jié)輸出共模電平，S1和S2由同一時(shí)鐘控制。

　　其工作原理如下：

　　在第一個(gè)時(shí)刻，開(kāi)關(guān)S1和S2閉合，則電容C1被短路，此時(shí)要求全差分運(yùn)算放大器的輸入短路，以使輸出差分電平為零，共模電平檢測(cè)放大模塊直接檢測(cè)全差分運(yùn)算放大器的輸出電平，并反饋電壓V_cmfb穩(wěn)定輸出共模電壓至V_cm。

　　下一個(gè)時(shí)刻，開(kāi)關(guān)S1和S2都斷開(kāi)，此時(shí)進(jìn)入放大模式，全差分運(yùn)放輸出的電壓變化通過(guò)電容C1和C2按一定比例縮放后，由共模電平檢測(cè)放大模塊(202)檢測(cè)，并反饋電壓V_cmfb至全差分運(yùn)算放大器的電流源偏置點(diǎn)，穩(wěn)定輸出共模電壓。

　　此新型開(kāi)關(guān)電容共模反饋結(jié)構(gòu)和傳統(tǒng)的開(kāi)關(guān)電容共模反饋結(jié)構(gòu)相比，不需要使用非交疊時(shí)鐘，開(kāi)關(guān)數(shù)量減少，引入更低噪聲，且在每一個(gè)周期共模電壓都可以完全建立，建立時(shí)間不受限制。與傳統(tǒng)的連續(xù)時(shí)間共模反饋結(jié)構(gòu)相比，輸出擺幅增加，也不會(huì)增加阻性負(fù)載。

3 仿真結(jié)果

　　采用HLMC 40 nm CMOS 工藝設(shè)計(jì)了一款全差分運(yùn)放并運(yùn)用本設(shè)計(jì)提出的新型共模反饋結(jié)構(gòu)，基于Cadence Spectre模擬器上對(duì)其進(jìn)行仿真，仿真結(jié)果如圖4(b)和圖5(b)所示。同時(shí)給出了圖1和圖2中共模反饋的輸出曲線(xiàn)圖(圖4(a)和圖5(a))以作對(duì)比。

　　圖4(a)為傳統(tǒng)開(kāi)關(guān)電容共模反饋瞬態(tài)仿真圖，圖4(b)為本設(shè)計(jì)的共模反饋結(jié)構(gòu)瞬態(tài)仿真圖，可以明顯看出本設(shè)計(jì)的共模反饋結(jié)構(gòu)的共模電壓建立時(shí)間大大縮短，可以保障差分運(yùn)放的快速正常工作。圖5(a)為圖2所示的傳統(tǒng)連續(xù)時(shí)間共模反饋結(jié)構(gòu)的直流仿真圖，圖5(b)為本設(shè)計(jì)的共模反饋結(jié)構(gòu)的直流仿真圖，仿真方法為在輸入加入差分電壓，得到輸出電壓值，從對(duì)比中可見(jiàn)，本設(shè)計(jì)共模反饋結(jié)構(gòu)不會(huì)限制差分運(yùn)算放大器的輸出擺幅，可以在全輸出范圍內(nèi)穩(wěn)定輸出共模電平。

4 結(jié)論

　　本文分析了傳統(tǒng)共模反饋電路的原理及其存在的問(wèn)題，提出了一種新的共模反饋電路，該電路克服了傳統(tǒng)開(kāi)關(guān)電容反饋結(jié)構(gòu)對(duì)共模電平建立時(shí)間的要求，同時(shí)對(duì)差分運(yùn)放的輸出擺幅沒(méi)有影響。采用HLMC 40 nm CMOS 工藝設(shè)計(jì)了一款全差分運(yùn)算放大器進(jìn)行仿真驗(yàn)證，結(jié)果表明該結(jié)構(gòu)具有快速的穩(wěn)定時(shí)間以及寬輸出擺幅，可廣泛應(yīng)用于全差分運(yùn)算放大器。

　　參考文獻(xiàn)：　[1]Mu feiyan, Wang Can, Lin Jie. A High- speed BiCMOS fully differential operational amplifier with improved slew rate and phase margin[C/OL].International Conference on Computer Science and Electronics Engineering(ICCSEE), 2012, March 23-25.

　　[2]Damiano C, Francesco C, Gianfranco A et al. A 94 dB 1.6 GHz SiGe fully differential operational amplifier using a novel classed AB output stage[C/OL].53rd IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), Seattle, WA, Aug 1-4,2010.

　　[3]雷鑑銘,胡北穩(wěn).采用新型低成本共模反饋電路的全差分運(yùn)放設(shè)計(jì)[J].浙江大學(xué)學(xué)報(bào), 2013.

　　[4]寧寧,朱馬.一種開(kāi)關(guān)電容共模反饋結(jié)構(gòu).中國(guó), 201210271855.9[P]. 2012-10-24.

　　[5]何杰,吳龍勝.一種新型開(kāi)關(guān)電容共模反饋電路[J].電子技術(shù), 2014.

　　[6]馮偉,戴宇杰.開(kāi)關(guān)電容共模反饋電路建模與實(shí)現(xiàn)[J],南開(kāi)大學(xué)學(xué)報(bào), 2016.

　　本文來(lái)源于《電子產(chǎn)品世界》2018年第8期第58頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。