一種新型共模反饋結(jié)構(gòu)

作者　 胡國林 電子科技大學(四川 成都 610054)

胡國林(1991-)，男，碩士，工程師，研究方向：集成電路。

摘要：提出并設(shè)計了一種應(yīng)用于CMOS全差分運放結(jié)構(gòu)中的共模反饋電路。同傳統(tǒng)結(jié)構(gòu)的共模反饋結(jié)構(gòu)相比，該結(jié)構(gòu)能夠使輸出共模電平具有零延遲建立的特性，同時，不影響全差分運算放大器的輸出擺幅，并且相較于傳統(tǒng)結(jié)構(gòu)，減少了開關(guān)數(shù)量，降低了開關(guān)電荷注入、時鐘饋通，消除了初始電荷的影響。此新型共模反饋結(jié)構(gòu)既有連續(xù)時間共模反饋速度較快、精度較高的優(yōu)點，又有開關(guān)電容共模反饋輸出擺幅大線性度好的優(yōu)點?；?Cadence spectre 對電路進行了仿真驗證，結(jié)果表明，該結(jié)構(gòu)的共模反饋具有快速的建立時間以及較大的輸出擺幅。

0 引言

　　差分放大器是最重要的電路發(fā)明之一，它可以追溯到真空管時代。由于差分放大具有很多有用的特性，所以它已經(jīng)成為當代高性能模擬電路和混合信號電路的主要選擇。而帶有共模反饋結(jié)構(gòu)的全差分運算放大器是普遍運用的基本電路單元，廣泛應(yīng)用于各種模擬器件中，如A/D，D/A等^[1-2]。

　　具有高輸出擺幅、快速穩(wěn)定和高精度的全差分運算放大器對模擬電路的設(shè)計尤為重要，而共模反饋結(jié)構(gòu)直接影響到全差分運算放大器的各項性能，已有許多文章對某些性能提出了改進的結(jié)構(gòu)^[3-5]。共模反饋結(jié)構(gòu)可以分為連續(xù)時間共模反饋結(jié)構(gòu)和開關(guān)電容共模反饋結(jié)構(gòu)。連續(xù)時間共模反饋結(jié)構(gòu)主要應(yīng)用于連續(xù)時間電路中，但是在連續(xù)時間共模反饋結(jié)構(gòu)中如果通過電阻檢測輸出共模電壓會顯著降低電路的差動電壓增益，通過MOSFETs作為檢測器件會限制全差分運放的輸出線性范圍。開關(guān)電容共模反饋結(jié)構(gòu)在這幾方面具有優(yōu)勢^[6]，但傳統(tǒng)開關(guān)共模反饋結(jié)構(gòu)的共模電壓建立時間較慢，共模穩(wěn)定電壓波動較大，且因使用較多MOS開關(guān)而通過時鐘饋通和電荷注入引入噪聲，限制了全差分運算放大器的速度和精度。

1 傳統(tǒng)共模反饋結(jié)構(gòu)分析

　　1.1 傳統(tǒng)開關(guān)電容共模反饋結(jié)構(gòu)

　　由式(3)可知，開關(guān)電容共模反饋首先檢測輸出共模電壓，再與理想共模電壓比較，最后疊加一個直流偏置電壓來調(diào)節(jié)共模反饋電流源偏置電壓Vcmfb，這需要一個比較長的建立時間，并且開關(guān)數(shù)量較多，電荷注入和時鐘饋通的影響較大。

　　1.2 傳統(tǒng)連續(xù)時間共模反饋結(jié)構(gòu)

　　傳統(tǒng)的連續(xù)時間共模反饋有多種結(jié)構(gòu)，其中一種低功耗結(jié)構(gòu)如圖2所示。這里，M₁~M₄都是匹配的，源耦合對M₁-M₂和M₃-M₄一起檢測共模輸出電壓并產(chǎn)生一個與輸出共模和V_cm的差成比例的輸出電壓V_bias。

　　此結(jié)構(gòu)能正常工作的前提是M₁~M₄總工作在放大區(qū)且電壓V_op-V_cm和V_on-V_cm能看成是小信號輸入。即使這些電壓變大，共模反饋環(huán)路只要M₁~M₄仍存在就會繼續(xù)工作。若在輸出范圍的某一部分，運算放大器輸出變得足夠大能使M₁~M₄中的一個截止，則在那段輸出部分共模反饋環(huán)路將不會正常工作。M₁~M₄在整個輸出范圍內(nèi)仍存在的要求限制了運算放大器的輸出范圍。

2 改進的共模反饋結(jié)構(gòu)

　　為了克服上述連續(xù)時間共模反饋電路輸出擺幅受限和開關(guān)電容共模反饋電路共模電壓建立緩慢、開關(guān)噪聲注入較大的缺點，提出了一種新型開關(guān)電容共模反饋結(jié)構(gòu)，該結(jié)構(gòu)原理圖如圖3所示。

　　其中①部分稱為輸出電壓縮放模塊，②部分稱為共模電平檢測放大模塊，②中的三端運放結(jié)構(gòu)為圖2中的共模反饋結(jié)構(gòu)。V_cmfb是圖2中的V_bias電壓，反饋到差分運算放大器調(diào)節(jié)輸出共模電平，S1和S2由同一時鐘控制。

　　其工作原理如下：

　　在第一個時刻，開關(guān)S1和S2閉合，則電容C1被短路，此時要求全差分運算放大器的輸入短路，以使輸出差分電平為零，共模電平檢測放大模塊直接檢測全差分運算放大器的輸出電平，并反饋電壓V_cmfb穩(wěn)定輸出共模電壓至V_cm。

　　下一個時刻，開關(guān)S1和S2都斷開，此時進入放大模式，全差分運放輸出的電壓變化通過電容C1和C2按一定比例縮放后，由共模電平檢測放大模塊(202)檢測，并反饋電壓V_cmfb至全差分運算放大器的電流源偏置點，穩(wěn)定輸出共模電壓。

　　此新型開關(guān)電容共模反饋結(jié)構(gòu)和傳統(tǒng)的開關(guān)電容共模反饋結(jié)構(gòu)相比，不需要使用非交疊時鐘，開關(guān)數(shù)量減少，引入更低噪聲，且在每一個周期共模電壓都可以完全建立，建立時間不受限制。與傳統(tǒng)的連續(xù)時間共模反饋結(jié)構(gòu)相比，輸出擺幅增加，也不會增加阻性負載。

3 仿真結(jié)果

　　采用HLMC 40 nm CMOS 工藝設(shè)計了一款全差分運放并運用本設(shè)計提出的新型共模反饋結(jié)構(gòu)，基于Cadence Spectre模擬器上對其進行仿真，仿真結(jié)果如圖4(b)和圖5(b)所示。同時給出了圖1和圖2中共模反饋的輸出曲線圖(圖4(a)和圖5(a))以作對比。

　　圖4(a)為傳統(tǒng)開關(guān)電容共模反饋瞬態(tài)仿真圖，圖4(b)為本設(shè)計的共模反饋結(jié)構(gòu)瞬態(tài)仿真圖，可以明顯看出本設(shè)計的共模反饋結(jié)構(gòu)的共模電壓建立時間大大縮短，可以保障差分運放的快速正常工作。圖5(a)為圖2所示的傳統(tǒng)連續(xù)時間共模反饋結(jié)構(gòu)的直流仿真圖，圖5(b)為本設(shè)計的共模反饋結(jié)構(gòu)的直流仿真圖，仿真方法為在輸入加入差分電壓，得到輸出電壓值，從對比中可見，本設(shè)計共模反饋結(jié)構(gòu)不會限制差分運算放大器的輸出擺幅，可以在全輸出范圍內(nèi)穩(wěn)定輸出共模電平。

4 結(jié)論

　　本文分析了傳統(tǒng)共模反饋電路的原理及其存在的問題，提出了一種新的共模反饋電路，該電路克服了傳統(tǒng)開關(guān)電容反饋結(jié)構(gòu)對共模電平建立時間的要求，同時對差分運放的輸出擺幅沒有影響。采用HLMC 40 nm CMOS 工藝設(shè)計了一款全差分運算放大器進行仿真驗證，結(jié)果表明該結(jié)構(gòu)具有快速的穩(wěn)定時間以及寬輸出擺幅，可廣泛應(yīng)用于全差分運算放大器。

　　參考文獻：　[1]Mu feiyan, Wang Can, Lin Jie. A High- speed BiCMOS fully differential operational amplifier with improved slew rate and phase margin[C/OL].International Conference on Computer Science and Electronics Engineering(ICCSEE), 2012, March 23-25.

　　[2]Damiano C, Francesco C, Gianfranco A et al. A 94 dB 1.6 GHz SiGe fully differential operational amplifier using a novel classed AB output stage[C/OL].53rd IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), Seattle, WA, Aug 1-4,2010.

　　[3]雷鑑銘,胡北穩(wěn).采用新型低成本共模反饋電路的全差分運放設(shè)計[J].浙江大學學報, 2013.

　　[4]寧寧,朱馬.一種開關(guān)電容共模反饋結(jié)構(gòu).中國, 201210271855.9[P]. 2012-10-24.

　　[5]何杰,吳龍勝.一種新型開關(guān)電容共模反饋電路[J].電子技術(shù), 2014.

　　[6]馮偉,戴宇杰.開關(guān)電容共模反饋電路建模與實現(xiàn)[J],南開大學學報, 2016.

　　本文來源于《電子產(chǎn)品世界》2018年第8期第58頁，歡迎您寫論文時引用，并注明出處。