在下一代嵌入式系統(tǒng)設(shè)計(jì)中采用平行測試測略

嵌入式設(shè)計(jì)正面臨一種有趣的兩難抉擇：系統(tǒng)更加復(fù)雜，但時(shí)間日益緊迫，且對質(zhì)量的要求更高。今天的嵌入式裝置擁有較過去更豐富的功能，由FPGA、微處理器、相機(jī)與運(yùn)動(dòng)傳感器構(gòu)成的系統(tǒng)，可控制從自主樂高機(jī)器人到CERN的大型強(qiáng)子碰撞器等裝置。這些設(shè)備往往受到安全監(jiān)控并具備大量軟件，傳統(tǒng)的黑盒測試不太有效，這一度在嵌入式設(shè)計(jì)中形成了可怕的驗(yàn)證與測試瓶頸。

傳統(tǒng)測試方法顯然無法滿足需求，工程師與嵌入式開發(fā)人員沒有時(shí)間進(jìn)行手動(dòng)測量，也無法冒著可能在最終制造過程才發(fā)現(xiàn)關(guān)鍵缺陷的風(fēng)險(xiǎn)。同時(shí)，亞洲市場也帶來了獨(dú)特挑戰(zhàn)，如必須整合全球各地的開發(fā)周期，以及激烈的成本壓力。因此，嵌入式設(shè)計(jì)師需要?jiǎng)?chuàng)新的工具、技術(shù)和方法學(xué)。若沒有新工具，嵌入式設(shè)計(jì)師就必須成為測試專家。

好消息是，許多技術(shù)可協(xié)助此一過程。從新的數(shù)據(jù)總線、多核心處理器到同步執(zhí)行軟件，都帶給嵌入式設(shè)計(jì)師新的希望。開發(fā)人員現(xiàn)在可透過平行處理與平行測量實(shí)現(xiàn)更快的測試。向多核心處理器的轉(zhuǎn)移可消除由傳統(tǒng)循序式單核心測試平臺(tái)造成的時(shí)間約束。這讓擁有合適工具的工程師與科學(xué)家能以平行方式處理并分析數(shù)據(jù)。本質(zhì)上，像NI LabVIEW這類平行軟件語言能讓執(zhí)行在多核心系統(tǒng)上的應(yīng)用大幅提升效能，且?guī)缀醪槐馗某绦虼a。

如果工程師能采用平行處理，他們還會(huì)要求更有效率的測量。平行測試需要系統(tǒng)的每個(gè)子組件，而非僅需要處理組件，以支持平行模式。最通用的數(shù)據(jù)傳輸總線如PCI、USB、LAN、GPIB等都無法支持真實(shí)的平行數(shù)據(jù)傳輸模式，因?yàn)榭偩€上的組件會(huì)共享頻寬。隨著任務(wù)數(shù)量的增加，分配給每個(gè)任務(wù)的可用頻寬正在減少。工程師可透過選擇能支持專用頻寬的數(shù)據(jù)總線如PCI Express來消弭此一瓶頸。

盡管PCI Express開發(fā)了許多應(yīng)用程序，以便在主機(jī)端采用軟件處理，但最新的高速數(shù)字電子軟件也許仍需常駐在其本身的硬件內(nèi)以實(shí)現(xiàn)實(shí)時(shí)響應(yīng)。FPGA可提供最佳化解決方案，因?yàn)樗鼈冞\(yùn)用軟件定義了硬件能力，因此能以硬件速度做出響應(yīng)。舉例來說，LabVIEW可針對板上FPGA應(yīng)用，并合成了直接來自圖形化軟件的所需硬件。

未來的嵌入式設(shè)計(jì)正朝更高效率的方向發(fā)展，許多開發(fā)商將運(yùn)用整合式系統(tǒng)設(shè)計(jì)平臺(tái)實(shí)現(xiàn)其設(shè)計(jì)與測試。圖形化系統(tǒng)設(shè)計(jì)可提供商用化的現(xiàn)成軟硬件平臺(tái)，讓開發(fā)商使用同樣直觀的軟件進(jìn)行設(shè)計(jì)與測試，并運(yùn)用靈活的硬件平臺(tái)來驗(yàn)證設(shè)計(jì)、原型并進(jìn)行測試。