臺積電釋放十大信號，對EDA、IP、IC設(shè)計和半導(dǎo)體設(shè)備商將產(chǎn)生怎樣的影響？

　　代工大佬臺積電每年都會為其客戶們舉辦兩次大型活動-春季的技術(shù)研討會和秋季的開放創(chuàng)新平臺(OIP)生態(tài)系統(tǒng)論壇。春季會議主要提供臺積電在以下幾個方面的最新進(jìn)展：

　　(先進(jìn))硅工藝開發(fā)現(xiàn)狀;

　　設(shè)計支持和EDA參考流程資格;

　　(基礎(chǔ)、內(nèi)存和接口)IP可用性;

　　先進(jìn)封裝;

　　制造能力和投資活動。

　　OIP論壇則簡要介紹自春季技術(shù)研討會以來臺積電在上述主題上的最新情況，并給EDA供應(yīng)商、IP供應(yīng)商和最終客戶提供一個機(jī)會，以展示他們分別(以及和臺積電合作)在解決先進(jìn)工藝節(jié)點(diǎn)需求和挑戰(zhàn)方面的進(jìn)展。本文總結(jié)了最近在加利福尼亞州圣克拉拉舉行的臺積電第10屆年度OIP論壇的十大亮點(diǎn)。

　　(10)EDA合作伙伴和IP供應(yīng)商的早期參與模式

　　臺積電提供了一份極具說服力的圖表，展示了IP供應(yīng)商參與模式近年來的變化，以及由此導(dǎo)致的新客戶流片(NTO)工藝導(dǎo)入的加速。

　　臺積電釋放十大信號，對EDA、IP、IC設(shè)計和半導(dǎo)體設(shè)備商將產(chǎn)生怎樣的影響?

　　臺積電北美公司總裁DavidKeller表示，采用臺積電先進(jìn)工藝的客戶現(xiàn)在可以在PDKv0.1階段就參與進(jìn)來，享有“更精細(xì)調(diào)整”和“改進(jìn)設(shè)計以及優(yōu)化工藝”的機(jī)會。

　　這種方式可以使得客戶在PDKv1.0階段的工藝認(rèn)證時間縮短一半，也更接近工藝節(jié)點(diǎn)進(jìn)入生產(chǎn)階段的時間表。當(dāng)然它的風(fēng)險在于，早期采用者必須非常擅長進(jìn)行評估，以及隨著PDK數(shù)據(jù)從v0.1到v1.0的日益成熟而快速更改設(shè)計。盡管有風(fēng)險，客戶依然對臺積電改變其參與模式和進(jìn)行資源投資以加速發(fā)布高級工藝設(shè)計支持表示了贊賞。

　　(9)臺積電、EDA供應(yīng)商和云服務(wù)

　　OIP論壇展示了在支持將設(shè)計流程轉(zhuǎn)換成云計算服務(wù)方面的多項進(jìn)展，包括最終客戶流片示例、云提供商能力介紹、為云資源提供“店面”的EDA供應(yīng)商(Cadence、Synopsys)。數(shù)據(jù)安全方面顯然取得了重大進(jìn)展：

　　臺積電支持與其PDK和IP數(shù)據(jù)相關(guān)的產(chǎn)品的安全性。探討了用于不同EDA流程，采用單線程、多線程和分布式運(yùn)算場景的服務(wù)器內(nèi)核、內(nèi)存和存儲類型。

　　當(dāng)然還有其他重點(diǎn)領(lǐng)域：

　　加速云項目“啟動”任務(wù);

　　優(yōu)化數(shù)據(jù)通信要求(和相關(guān)帶寬)，以便在客戶的主機(jī)環(huán)境和云服務(wù)之間傳輸設(shè)計數(shù)據(jù)和流程結(jié)果;

　　針對特定EDA流程優(yōu)化分配的云計算/內(nèi)存資源(與吞吐量相比)。

　　MicrosoftAzure小組的演示文稿將這種方式稱為“云原生”和“天生在云”的EDA流程開發(fā)。

　　在本地部署和云端執(zhí)行之間分配和管理客戶的EDA軟件許可證。

　　云店面不僅支持在客戶私有云中托管的專用許可證服務(wù)器，也可以通過VPN與本地許可證服務(wù)器通信。

　　有媒體提出了他們關(guān)注的主要問題：

　　“云資產(chǎn)保護(hù)的保險業(yè)政策尚不清楚?！?/p>

　　“我正在尋求與EDA供應(yīng)商簽訂新的、更靈活的軟件許可證分配業(yè)務(wù)條款。云可以幫助我為尖峰工作負(fù)載快速分配計算服務(wù)器，但我仍需要完整的(昂貴的)EDA許可證。我需要被說服將項目遷移到云計算的投資回報率是巨大的?！?/p>

　　(8)N22ULP/N22ULL

　　N22是在N28節(jié)點(diǎn)上進(jìn)行工藝尺寸縮減的“半節(jié)點(diǎn)”。(即N28設(shè)計直接進(jìn)行光學(xué)布局縮減即可)

　　所有22ULP的設(shè)計套件和基礎(chǔ)IP都已準(zhǔn)備就緒，2018年第四季度可提供完整的接口IP。22ULP的嵌入式DRAMIP也將于19年6月問世。(請注意，客戶仍然對嵌入式DRAM抱有強(qiáng)烈興趣。)

　　臺積電正在集中精力開發(fā)用于低漏電應(yīng)用的22ULL工藝，研究重點(diǎn)包括平面器件Vt(Ion與Ioff)選項、低VDD(例如，對于22ULL，標(biāo)稱VDD=0.6V)時的模型開發(fā)和IP特性?？墒褂迷摴に嚿a(chǎn)低泄漏(EHVT)器件。22ULL目標(biāo)器件包括基于低功耗微控制器的SoC設(shè)計，以及支持藍(lán)牙低功耗(BLE)接口的芯片，對IoT邊緣設(shè)備來說這些芯片都很常見。

　　臺積電將22ULL的啟用分成兩個階段進(jìn)行，現(xiàn)在已經(jīng)推出適用于0.8V/0.9VVDD的v1.0設(shè)計套件，2019年6月將提供0.6VVDDPDK和IP支持。需要注意的是，22ULL中的SRAM設(shè)計將采用雙電源供電，內(nèi)部陣列采用0.8V(由位單元VDD_min驅(qū)動)，外圍電路為0.6V。

　　(7)封裝

　　臺積電提供的各種封裝技術(shù)依然奪人耳目。從高端客戶需求(比如CoWoS)到低成本集成(比如集成式扇出、或者InFO晶圓級扇出分布)，臺積電實(shí)現(xiàn)了各種獨(dú)特的封裝技術(shù)覆蓋。簡而言之，在OIP生態(tài)系統(tǒng)論壇上展示的先進(jìn)封裝技術(shù)包括：

　　晶圓級芯片規(guī)模封裝(WLCSP)集成

　　論壇展示了一個粘合到CMOS硅片上的MEMS傳感器(帶帽)的樣例：

　　基板上的InFO

　　InFO和BGA設(shè)計的混合體，其中多個InFO連接到基板載體上;2/2umW/S在硅片之間互聯(lián);40um微凸塊I/O間距。

　　基板上的InFO和內(nèi)存

　　和基板上的InFO類似，一個HBM內(nèi)存硅片堆疊到臨近的硅片上。

　　CoWoS增強(qiáng)

　　C4凸塊間距和掩模版尺寸(拼接)功能將在2019年實(shí)現(xiàn)突破和增強(qiáng)。

　　集成片上系統(tǒng)(SoIC)

　　利用硅通孔實(shí)現(xiàn)多個硅片的3D垂直堆疊;2019年第一季度在EDA流程中實(shí)現(xiàn)設(shè)計支持(例如TSV感知物理設(shè)計、硅片間DRC/LVS、基于3D耦合的提取、完整的SI/PI分析。)。