臺積電與美國客戶合作開發(fā)先進3D封裝技術(shù)，計劃2022年量產(chǎn)

據(jù)報道，全球最大半導體代工企業(yè)臺積電正在與 Google 等美國客戶共同測試、開發(fā)一種先進的“整合芯片”封裝技術(shù)，并計劃于 2022 年量產(chǎn)。

　　屆時，Google 及 AMD 將成為其第一批客戶，Google 計劃將最新技術(shù)的芯片用于自動駕駛，而 AMD 則希望借此加大在與 Intel 之間競爭勝出的概率。

　　臺積電將此 3D 封裝技術(shù)命名為“SoIC（System on Integrated Chips）”，該方案可以實現(xiàn)將幾種不同類型的芯片（例如處理器、內(nèi)存或傳感器）堆疊和鏈接到一個封裝實體之中，因此得到的芯片尺寸更小，性能更強，能耗也更低。

多名消息人士稱，此技術(shù)將有助于半導體產(chǎn)業(yè)改變當前摩爾定律難以延續(xù)的現(xiàn)狀。

　　2018 年 4 月，在美國加州圣克拉拉舉行的第二十四屆年度技術(shù)研討會上，臺積電首度對外界公布了這一技術(shù)方案，它的出現(xiàn)，迎合了“異構(gòu)小芯片集成”的趨勢，是該領(lǐng)域的關(guān)鍵技術(shù)之一。

　　根據(jù)臺積電在會中的說明，SoIC 是一種創(chuàng)新的多芯片堆疊技術(shù)，一種晶圓對晶圓的鍵合技術(shù)。它是基于臺積電的晶圓基底芯片（CoWoS）封裝技術(shù)與多晶圓堆疊（WoW）封裝技術(shù)開發(fā)的新一代創(chuàng)新封裝技術(shù)，可以讓臺積電具備直接為客戶生產(chǎn) 3D IC 的能力。

圖｜臺積電-SoIC，實現(xiàn)不同尺寸、功能和晶圓節(jié)點技術(shù)良品芯片的異構(gòu)整合

　　有別于傳統(tǒng)的封裝技術(shù)，TSMC-SoIC 是以關(guān)鍵的銅到銅接合結(jié)構(gòu)，搭配直通硅晶穿孔（TSV）實現(xiàn)的 3D IC 技術(shù)。2019 年 4 月，臺積電宣布完成全球首顆 3D IC 封裝。

圖｜臺積電-SoIC，整體 3D 系統(tǒng)集成

　　今年 4 月，臺積電宣布封裝技術(shù)再升級，針對先進封裝打造的晶圓級系統(tǒng)整合技術(shù)（WLSI）平臺，通過導線互連間距密度和系統(tǒng)尺寸上持續(xù)升級，SoIC 技術(shù)除了延續(xù)及整合現(xiàn)有整合型扇出（InFO）及 CoWoS 技術(shù)，在系統(tǒng)單芯片性能上也取得顯著突破。

　　目前臺積電已完成 TSMC-SoIC 制程認證，開發(fā)出了微米級接合間距制程，并獲得較高的電性良率與可靠度數(shù)據(jù)。

　　無獨有偶，在 3D 封裝技術(shù)方面，三星和英特爾也并沒有落于人后。

　　今年 8 月，三星公布了自家的 X-Cube 3D IC 封裝技術(shù)，其全稱為 eXtended-Cube，意為拓展的立方體。在 Die 之間的互聯(lián)上面，它使用的是成熟的硅穿孔工藝。

　　目前 X-Cube 測試芯片已經(jīng)能夠做到將 SRAM 層堆疊在邏輯層之上，通過 TSV 進行互聯(lián)，制程使用三星自家 7nm EUV 工藝。

圖｜三星 X-Cube

　　三星表示這樣可以將 SRAM 與邏輯部分分離，更易于擴展 SRAM 的容量。另外，3D 封裝縮短了 Die 之間的信號距離，能夠提升數(shù)據(jù)傳輸速度并提高能效。

　　而英特爾則更為激進，早在 2018 年 12 月，就展示了名為“Foveros”的全新 3D 封裝技術(shù)，這是繼 2018 年英特爾推出嵌入式多芯片互連橋接（EMIB）封裝技術(shù)之后的又一個飛躍。

圖｜英特爾 Foveros

　　今年 6 月 11 日，英特爾更是直接推出采用 Foveros 3D 封裝技術(shù)和混合 CPU 架構(gòu)的英特爾酷睿處理器 Lakefield。

　　另外，據(jù)多家消息人士稱，規(guī)模相對較小的中芯國際也正在尋求點亮類似的先進芯片封裝技能，他們也已經(jīng)從臺積電的一些供應(yīng)商訂購設(shè)備，以運行小型先進封裝生產(chǎn)線。

　　封裝，這個以往在芯片產(chǎn)業(yè)鏈中處于低端的流程，無疑已經(jīng)成為多方勢力角逐的新賽道，而不管“鹿死誰手”，消費者都將享受到更好的智能設(shè)備。