芯華章聯(lián)手芯來科技提升RISC-V處理器設計驗證

近日，芯華章科技正式宣布與國內RISC-V處理器IP供應商芯來科技達成戰(zhàn)略合作。芯來科技將正式采用芯華章自主研發(fā)的新一代智能驗證系統(tǒng)穹景 (GalaxPSS)及數(shù)字仿真器穹鼎 (GalaxSim)等系列EDA驗證產品，加速新一代復雜RISC-V處理器IP的設計研發(fā)。

目前復雜CPU IP由于集成度高，其中各種模塊互聯(lián)復雜、測試功能點繁多，如果僅僅依靠工程師手寫各種測試用例，驗證周期冗長且效率低下。在高性能CPU設計的復雜場景下，單靠UVM也很難真正高效地產生有針對性的場景激勵，且不同工具間兼容性差，極大限制了驗證效率的提升。

芯來科技CEO彭劍英博士表示:“芯華章提供了非常專業(yè)的本地技術支持，其GalaxPSS智能驗證工具，基于Accellera PSS標準和高級驗證方法學的融合，在多核CPU研發(fā)項目的cache一致性驗證中表現(xiàn)優(yōu)異，協(xié)助我們大大提高了驗證效率和覆蓋率，為復雜的多核芯片驗證提供了保障。此外，其數(shù)字仿真器產品GalaxSim，可以高效地配合其他驗證工具，提供統(tǒng)一的數(shù)據(jù)接口，是首個能夠完備支持多核RISC-V CPU以及UVM語法的國產邏輯仿真器。其多線程編譯，更能提供2倍以上的編譯速度提升，保障仿真結果的正確性與一致性?！?br/>
伴隨現(xiàn)代處理器架構技術的不斷發(fā)展成熟，傳統(tǒng)的x86與ARM架構為了能夠保持架構的向后兼容性，不得不保留了許多過時的定義，導致其指令數(shù)目多、冗余嚴重，提高了新操作系統(tǒng)的開發(fā)與應用門檻。而RISC-V是一個基于精簡指令集（RISC）原則的開源指令集架構（ISA），能完全拋棄包袱，經(jīng)過多年的發(fā)展已經(jīng)成為比較成熟的技術。

順應時代發(fā)展需求，芯來科技致力于RISC-V架構的處理器內核IP開發(fā)及商業(yè)化，已完成AIoT全系列RISC-V處理器IP產品拼圖，旗下多個系列的處理器核心產品與解決方案已經(jīng)實現(xiàn)客戶導入和量產，擁有獨特的技術生態(tài)優(yōu)勢。

基于芯來科技的研發(fā)場景，芯華章作為一家由創(chuàng)新驅動的EDA智能軟件和系統(tǒng)領先企業(yè)，致力于提供高效的芯片驗證產品與開創(chuàng)性解決方案，以助力其前沿技術需求獲得更充分的驗證，從而降低設計成本，提高創(chuàng)新效率。

針對RISC-V高性能CPU設計以及基于RISC-V IP的SoC設計的復雜驗證場景，芯華章推出自主研發(fā)的GalaxPSS智能驗證系統(tǒng)，可實現(xiàn)統(tǒng)一場景建模，取得的測試激勵可以跨平臺、可復用，實現(xiàn)自動化、智能化自回歸，降低對工程師手工編寫場景的經(jīng)驗依賴，為芯片設計提供更多高效的測試場景和測試激勵，提高驗證的場景覆蓋率和完備性。同時，GalaxPSS生成的代碼具備可移植性，可以確保適用在軟件仿真、硬件仿真、FPGA原型驗證，甚至系統(tǒng)驗證上，提供從單一平臺驗證到多平臺交互驗證。

作為國內領先的數(shù)字仿真器，GalaxSim使用新的軟件構架提供多平臺支持，并支持不同的處理器計算平臺。為了保證語法的合規(guī)性和仿真精確度，芯華章對產品進行了各種嚴苛測試，包括對IEEE1364、IEEE1800各個語法點的分析，確保工具在語義解析、仿真行為、時序模型上保持一致。

芯華章科技董事長兼CEO王禮賓表示:“此次非常榮幸能與擁有豐富RISC-V處理器IP及芯片開發(fā)經(jīng)驗的芯來科技一起，共同部署面向未來的戰(zhàn)略性技術研發(fā)，攜手加快中國芯片產業(yè)的繁榮發(fā)展。通過豐富的產業(yè)合作實踐，芯華章也進一步夯實了產品迭代的技術經(jīng)驗。未來，我們將持續(xù)通過技術創(chuàng)新賦能生態(tài)合作伙伴，加速芯片創(chuàng)新效率！”