Cadence 推出開拓性的 Virtuoso Studio
· 這是一個(gè)業(yè)界用于打造差異化定制芯片的領(lǐng)先平臺(tái),可借助生成式 AI 技術(shù)顯著提升設(shè)計(jì)生產(chǎn)力;
· Virtuoso Studio 與 Cadence 最前沿的技術(shù)和最新的底層架構(gòu)集成,助力設(shè)計(jì)工程師在半導(dǎo)體和 3D-IC 設(shè)計(jì)方面取得新突破;
· 依托 30 年來(lái)在全線工藝技術(shù)方面取得的行業(yè)領(lǐng)先地位,將大型設(shè)計(jì)的生產(chǎn)力提升 3 倍,助力塑造未來(lái)格局。
中國(guó)上海,2023 年 4 月 20 日 —— 楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)今日宣布,推出新一代定制設(shè)計(jì)平臺(tái) Cadence? Virtuoso? Studio,以提供更好的設(shè)計(jì)體驗(yàn),引領(lǐng)定制模擬設(shè)計(jì)的未來(lái)。Virtuoso Studio 采用全新的底層架構(gòu),以獨(dú)特的方法來(lái)管理設(shè)計(jì)流程,可將當(dāng)今大型設(shè)計(jì)的設(shè)計(jì)同步吞吐量提升 3 倍,助力客戶滿足激進(jìn)的上市時(shí)間要求。
Virtuoso Studio 解決了客戶在設(shè)計(jì)大型復(fù)雜項(xiàng)目時(shí)遇到的挑戰(zhàn),讓他們可以分析和驗(yàn)證設(shè)計(jì),確保在整個(gè)設(shè)計(jì)周期都符合設(shè)計(jì)意圖。這個(gè)新平臺(tái)可與其他 Cadence 解決方案集成,包括 Cadence Spectre? Simulation Platform、Cadence Allegro? PCB Design 和 Cadence Pegasus? Verification System,消除了不同設(shè)計(jì)領(lǐng)域之間存在已久的壁壘,還可有效加快設(shè)計(jì)收斂。Virtuoso Studio 最近與 AWR? Microwave Office? 解決方案實(shí)現(xiàn)了集成,此外,用戶可以在 Virtuoso Layout Suite 套件內(nèi)直接調(diào)用 Pegasus 設(shè)計(jì)規(guī)則檢查(DRC)和電路版圖對(duì)比檢查(LVS)功能。因此在創(chuàng)建 layout 時(shí),可以進(jìn)行高級(jí)毫米波設(shè)計(jì)和交互式簽核質(zhì)量分析。另外,用戶可以通過(guò) Virtuoso Studio 訪問(wèn) Spectre Simulation Platform,包括 Spectre X 仿真器和 Spectre FX 仿真器,分析大型模擬和混合信號(hào)設(shè)計(jì)。
新推出的 Virtuoso Studio 平臺(tái)延續(xù)了 Cadence 一貫的出色使用體驗(yàn),并致力于通過(guò)以下優(yōu)勢(shì)來(lái)解決日益增長(zhǎng)的設(shè)計(jì)復(fù)雜性挑戰(zhàn):
· 經(jīng)過(guò)驗(yàn)證解決方案:Virtuoso Studio 提供性能可靠且經(jīng)過(guò)驗(yàn)證的解決方案,為業(yè)界領(lǐng)先的公司和代工廠提供 Cadence 30 年來(lái)始終如一的品質(zhì),幫助他們完成模擬、RFIC 和混合信號(hào)設(shè)計(jì)。
· 提高生產(chǎn)力:設(shè)計(jì)團(tuán)隊(duì)可以利用全面的平面和基于 FinFET 的版圖自動(dòng)化技術(shù)以及新的布線解決方案,提升工程設(shè)計(jì)生產(chǎn)力。
· 云就緒:Virtuoso Studio 提供大規(guī)??蓴U(kuò)展的云就緒解決方案,可輕松將數(shù)百個(gè)仿真擴(kuò)展至數(shù)千個(gè)??梢葬槍?duì)客戶首選的云供應(yīng)商進(jìn)行優(yōu)化,也支持私有云部署。
· 生成式 AI 助力設(shè)計(jì)遷移:該解決方案得到了晶圓代工廠的支持,可輕松完成原理圖和 layout 工藝遷移。Virtuoso ADE Suite 內(nèi)的工具可在遷移后快速讓設(shè)計(jì)找回重心,并進(jìn)行設(shè)計(jì)驗(yàn)證,確??蛻粼诰o張的工期下順利將產(chǎn)品推向市場(chǎng)??蛻艨梢岳?/span> AI 工具,使用現(xiàn)有 IP,也可將其進(jìn)行轉(zhuǎn)換,用于未來(lái)的新一代設(shè)計(jì)。
· 3D-IC 集成:Virtuoso Studio 允許對(duì)先進(jìn)節(jié)點(diǎn)、模擬/射頻封裝/模塊和光電系統(tǒng)的 2.5D 和 3D 設(shè)計(jì)進(jìn)行異構(gòu)集成。
Virtuoso Studio 走在行業(yè)前沿,革新了傳統(tǒng)的定制設(shè)計(jì)工具,助力客戶及時(shí)、準(zhǔn)確地完成設(shè)計(jì)。新增的 Design Space Optimization 功能讓客戶可以利用 AI 算法探索彼此沖突的規(guī)格參數(shù),在設(shè)計(jì)流程遷移后維持設(shè)計(jì)重心。Virtuoso Studio 的代碼和算法經(jīng)過(guò)優(yōu)化,加快了 layout 和原理圖工具的交互式編輯,而多線程技術(shù)則可以并行加速渲染、連接關(guān)系提取和設(shè)計(jì)規(guī)則檢查。此外,Cadence Spectre FMC Analysis 集成在 Virtuoso Studio 平臺(tái)內(nèi),提供完整的基于機(jī)器學(xué)習(xí)(ML)的蒙特卡洛變化解決方案,與原始的蒙特卡洛分析相比,對(duì)驗(yàn)證 3 到 6 西格瑪成品率提供數(shù)量級(jí)的速度提升。
“Cadence 持續(xù)致力于為客戶提供更全面的集成式工具和解決方案,幫助他們更輕松地設(shè)計(jì)和驗(yàn)證新興異構(gòu)系統(tǒng),”Cadence 公司高級(jí)副總裁兼定制 IC 和 PCB 事業(yè)部總經(jīng)理 Tom Beckley 表示,“Virtuoso Studio 為模擬、混合信號(hào)、射頻和光電設(shè)計(jì)設(shè)定了新的行業(yè)標(biāo)準(zhǔn)??蛻艨梢酝ㄟ^(guò)各種改進(jìn)后的功能來(lái)應(yīng)對(duì)最新的設(shè)計(jì)挑戰(zhàn),并獲得 Virtuoso 始終如一的出色使用體驗(yàn)?!?/span>
Virtuoso Studio 支持 Cadence 的智能系統(tǒng)設(shè)計(jì)(Intelligent System Design?)戰(zhàn)略,旨在實(shí)現(xiàn)系統(tǒng)級(jí)芯片 SoC 的卓越設(shè)計(jì)。
客戶評(píng)價(jià):
“對(duì)于復(fù)雜的系統(tǒng)級(jí)產(chǎn)品開發(fā)而言,IC 和封裝協(xié)同設(shè)計(jì)非常重要,因此 ADI 與 Cadence 在開發(fā) Virtuoso Studio 的過(guò)程中緊密合作,力求滿足我們下一代系統(tǒng)設(shè)計(jì)平臺(tái)的需求?!?/span>
-Syam Veluri,Analog Devices 工程賦能部高級(jí)總監(jiān)
“在聯(lián)發(fā)科,我們使用最新的工藝技術(shù)突破了芯片設(shè)計(jì)的極限。將 Virtuoso Studio 中新引入的器件布線技術(shù)用于前沿工藝后,我們提高了自動(dòng)化水平,獲得了出色的結(jié)果并且加快了產(chǎn)品上市速度?!?/span>
-Ching San Wu,聯(lián)發(fā)科企業(yè)副總裁
“Cadence 和瑞薩在模擬設(shè)計(jì)自動(dòng)化領(lǐng)域密切合作超過(guò) 20 年,堅(jiān)持致力于實(shí)現(xiàn)更高的設(shè)計(jì)效率和設(shè)計(jì)質(zhì)量。有了新推出的 Virtuoso Studio 平臺(tái),我們期待通過(guò)更自動(dòng)化的設(shè)計(jì)環(huán)境進(jìn)行新的流程遷移,并通過(guò)基于 AI 的自動(dòng)化功能來(lái)提高設(shè)計(jì)生產(chǎn)力。”
-后藤信彥,瑞薩共通 EDA 技術(shù)開發(fā)統(tǒng)括部設(shè)計(jì)自動(dòng)化部總監(jiān)
“TSMC 與 Cadence 合作開發(fā) Virtuoso 定制設(shè)計(jì)平臺(tái)已有三十多年之久。隨著 Virtuoso Studio 平臺(tái)的推出,我們期待著與 Cadence 繼續(xù)合作,在世界上最復(fù)雜的工藝技術(shù)領(lǐng)域?yàn)槲覀兊目蛻籼峁└把氐墓ぞ唛_發(fā)和下一代設(shè)計(jì)支持?!?/span>
-Dan Kochpatcharin,TSMC 設(shè)計(jì)基礎(chǔ)設(shè)施管理部負(fù)責(zé)人
評(píng)論