詳解英特爾144核Sierra Forest、Granite Rapids架構和至強路線圖

在 Hot Chips 2023 上，英特爾首次公布了其未來 144 核至強 Sierra Forest 和 Granite Rapids 處理器的詳細信息，前者由英特爾的新 Sierra Glen e 核組成，而后者采用了新的 Redwood Cove p 核。即將推出的下一代至強芯片將于明年上半年推出，采用全新的平鋪式架構，在「Intel 7」工藝上采用雙 I/O 小芯片，并在「Intel 3」工藝上蝕刻不同配置的計算核心。這種設計使英特爾能夠在保持相同底層配置的同時，基于不同類型的核心制作多種產(chǎn)品。

Sierra Forest 和 Granite Rapids 加入了 Birch Stream 平臺，具有插座、內(nèi)存、固件和 I/O 兼容性，提供了簡化的硬件驗證過程。它們還可以與相同的軟件堆棧進行互操作，從而允許客戶根據(jù)自己的需要使用任意一種芯片。

英特爾聲稱，下一代至強 Sierra Forest 基于 e- core 的設計將比其第四代至強芯片提供高達 2.5 倍的機架密度和 2.4 倍的每瓦性能，而 P-Core 驅動的 Granite Rapids 將在混合人工智能工作負載下提供 2 到 3 倍的性能，部分原因是內(nèi)存帶寬高達 2.8 倍。本文一起深入了解一下。

Sierra Forest 和 Granite Rapids 架構

英特爾最初在其第四代 Xeon Sapphire Rapids 處理器上采用了基于磁片 (芯片式) 的架構，但 Sierra Forest 和 Granite Rapids 將這種方法推向了一個新的高度。

英特爾采用了 Sapphire Rapids 的四芯片設計，每個芯片包含一部分相關的 I/O 功能，如內(nèi)存和 PCIe 控制器。新處理器將一些 I/O 功能完全分解為兩個獨立的 hio 芯片，這些芯片蝕刻在 Intel 7 進程上，這為 I/O 提供了成本、功率和性能的最佳平衡，而 CPU 核心和內(nèi)存控制器則駐留在它們自己的專用計算芯片上。

兩個 HSIO 芯片放置在芯片封裝的頂部和底部，中間有一到三個計算芯片，所有芯片都與基片內(nèi)融合的 EMIB(嵌入式多?；ミB橋) 互連連接在一起，并連接到橋的每一端的模對?；ミB。

計算模塊將為 Granite Rapids 使用 Redwood Cove p 核 (Performance 核)，或為 Sierra Forest 使用 Sierra Glen e 核——英特爾不會在同一包中提供兩種核的模型。計算芯片配備了支持 euv 的 Intel 3 進程，該進程具有 Intel 4 進程不包含的高密度庫。英特爾最初將 Granite Rapids xeon 從 2023 年推遲到 2024 年，原因是將設計從「Intel 4」改為「Intel 3」，但這些芯片仍按計劃將在 2024 年上半年推出。

Granite Rapids 是一個傳統(tǒng)的 Xeon 數(shù)據(jù)中心處理器。這些型號僅配備 P 核，可以提供英特爾最快架構的全部性能。每個 P 核均配有 2MB 的 L2 緩存和 4MB 的 L3。英特爾尚未透露 Granite Rapids 的核心數(shù)量，但透露該平臺在單個服務器中支持一到八個插槽。

與此同時，Sierra Forest 的 E-core(效率核心) 陣容由只有較小效率核心的芯片組成，就像我們在英特爾的 Alder 和 Raptor Lake 芯片中看到的那樣，這使它們能夠很好地與在數(shù)據(jù)中心日益流行的 Arm 處理器競爭。e 核被安排在兩核或四核集群中，這些集群共享 4MB 的 L2 緩存片和 3MB 的 L3 緩存。配備 e- core 的處理器擁有多達 144 個內(nèi)核，并針對最高的功率效率、面積效率和性能密度進行了優(yōu)化。對于高核數(shù)模型，每個 e 核計算芯片擁有 48 個核。Sierra Forest 可以插入單插座和雙插座系統(tǒng)，TDP 低至 200W。

無論內(nèi)核類型如何，每個計算模塊都包含內(nèi)核、L2 和 L3 緩存以及 fabric 和緩存主代理 (CHA)。它們還在芯片的兩端安裝了 DDR5-6400 內(nèi)存控制器，總共有多達 12 個通道 (1DPC 或 2DPC) 的標準 DDR 內(nèi)存，或提供比標準 dimm 多 30-40% 內(nèi)存帶寬的新 MCR 內(nèi)存。

正如您在上面看到的那樣，計算芯片將根據(jù)模型有不同的尺寸，單計算芯片產(chǎn)品將帶有更大的計算集群。英特爾還將改變每個計算芯片的內(nèi)存通道數(shù)量——這里我們看到一個計算芯片上有三個內(nèi)存控制器，而兩個或更多計算芯片的設計每個有兩個內(nèi)存控制器。英特爾決定將其內(nèi)存控制器緊密集成到計算芯片中，與 AMD 的 EPYC 設計相比，在某些工作負載下，英特爾的內(nèi)存性能應該會更好。AMD 的 EPYC 設計在一個中央 I/O 芯片上使用了所有內(nèi)存控制器，從而增加了延遲。

計算模塊與所有其他內(nèi)核共享 L3 緩存，英特爾將其稱為「邏輯單片網(wǎng)格」，但它們也可以劃分為 sub-NUMA 集群，以優(yōu)化某些工作負載的延遲。網(wǎng)格將 L3 緩存片連接在一起，形成一個統(tǒng)一的共享緩存，總容量超過 0.5 gb，幾乎是 Sapphire Rapids 的 5 倍。每個模具邊界支持超過 TB/s 的帶寬之間的模具。

結合起來，兩個 HSIO 芯片支持多達 136 個 PCIe 5.0/CXL 2.0 通道 (類型 1,2 和 3 設備)，多達 6 個 UPI 鏈路 (144 通道)，以及類似于 Sapphire Rapids 加速引擎的壓縮，加密和數(shù)據(jù)流加速器。每個 HSIO 芯片還包括管理計算芯片的電源控制電路，盡管每個計算芯片也有自己的電源控制，可以在需要時獨立運行。英特爾現(xiàn)在已經(jīng)取消了對芯片組 (PCH) 的要求，從而允許處理器自動啟動，就像 AMD 的 EPYC 處理器一樣。

英特爾 Sierra Glen E-Core 微架構

Sierra Glen 微架構針對標量吞吐量工作負載 (如橫向擴展、云原生和容器化環(huán)境) 的最佳效率進行了優(yōu)化。該架構具有兩核或四核集群，允許英特爾提供具有更高每核二級緩存容量和更高每核性能的某些型號 (通過雙核模塊更高的功率傳輸)。每個核心集群駐留在相同的時鐘和電壓域中。E-core 集群共享 4MB 的 L2 緩存片和 3MB 的共享 L3 緩存。

與前幾代一樣，每個 E-core 都是單線程的。英特爾還將 L1 緩存增加了一倍，達到 64KB，并采用了一個 6 寬解碼引擎 (雙 3 寬解碼引擎可以改善延遲和功耗)、5 寬分配和 8-wide retire。Sierra Glen 內(nèi)核不支持 AMX 或 AVX-512，而是依賴于 AVX10，但英特爾確實增加了對 BF16, FP16, AVX-IFMA 和 AVX-DOT-PROD-INT8 的支持。

英特爾 Redwood Cove P 核微架構

P 核的 Redwood Cove 架構現(xiàn)在支持帶有 FP16 加速的 AMX，這是一個關鍵的補充，將提高 AI 推理工作負載的性能。英特爾還將 L1 指令緩存容量增加了一倍，達到 64 KB，以更好地處理代碼繁重的數(shù)據(jù)中心工作負載。Redwood Cove 還采用了軟件優(yōu)化的預取和增強的分支預測引擎和錯誤恢復。英特爾還提高了浮點運算的性能，從 4 周期和 5 周期的 FP 操作提高到 3 周期，從而提高了 IPC。

英特爾至強路線圖

對于英特爾來說，好消息是，該公司的數(shù)據(jù)中心路線圖仍在正軌上。Sierra Forest 將于 2024 年上半年上市，Granite Rapids 緊隨其后。

在這里，我們可以看到英特爾的路線圖與 AMD 的數(shù)據(jù)中心路線圖的對比。目前，AMD 去年推出的 EPYC Genoa 和英特爾今年年初推出的 Sapphire Rapids 之間的高性能之戰(zhàn)正在激烈進行。英特爾將在今年第四季度推出 Emerald Rapids 新一代產(chǎn)品，該公司表示，這一代產(chǎn)品將配備更多內(nèi)核和更快的時鐘速率，并且已經(jīng)發(fā)布了內(nèi)置 hbm 的 Xeon Max cpu。AMD 最近發(fā)布了其 5nm EPYC Genoa 產(chǎn)品。明年，英特爾的下一代「Granite Rapids」將與 AMD 的「Turin」展開競爭。

在效率方面，AMD 的 Bergamo 采用了與 Sierra Forest 非常相似的重核方法，利用了 AMD 密集的 Zen 4c 內(nèi)核。Bergamo 已經(jīng)上市，而英特爾的 Sierra Forrest 要到 2024 年上半年才會上市。AMD 的第五代 EPYC Turin 芯片將于 2024 年底前推出，但該公司尚未公布其第二代 Zen 4c 芯片。英特爾現(xiàn)在已經(jīng)將其第二代 e 核驅動的 Clearwater Forest 列入了 2025 年的路線圖。