新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 基于FPGA的通用位同步器設(shè)計方案(一)

基于FPGA的通用位同步器設(shè)計方案(一)

作者: 時間:2013-11-05 來源:網(wǎng)絡(luò) 收藏
; PADDING-RIGHT: 0px; FONT: 14px/25px 宋體, arial; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(0,0,0); WORD-SPACING: 0px; PADDING-TOP: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  根據(jù)式(2)和(3),內(nèi)插濾波器程序?qū)崿F(xiàn)結(jié)構(gòu)如圖4所示。

  從圖4可以看到,該結(jié)構(gòu)由1個移位器、5個觸發(fā)器、 8個相加器、2個乘法器組成,比直接型FIR節(jié)省10個乘法器、4個相加器的資源。其中,除以2的運算采用數(shù)據(jù)移位實現(xiàn),避免使用除法器。輸入的8位數(shù)據(jù) x,計算后得到10位的內(nèi)插值y 輸出。由于內(nèi)部所有寄存器經(jīng)計算后,均采用最小位數(shù),有效地減少了Logic Elements資源的占用。

  Farrow結(jié)構(gòu)實現(xiàn)圖

濾波器相關(guān)文章:濾波器原理


fpga相關(guān)文章:fpga是什么


濾波器相關(guān)文章:濾波器原理


電源濾波器相關(guān)文章:電源濾波器原理


數(shù)字濾波器相關(guān)文章:數(shù)字濾波器原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理

上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA 位同步器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉